基于平面肖特基二极管的75-110GHz宽带三倍频器芯片
作者:
作者单位:

1.中国电子科技集团公司 第十三研究所,石家庄 050051;2.南通大学 微电子学院(集成电路学院),南通 226019;3.华东师范大学 物理与电子科学学院,上海 200241

作者简介:

通讯作者:

中图分类号:

基金项目:

国家自然科学基金重点项目(62034003)


75-110 GHz wideband Frequency Tripler Chip Based on Planar Schottky Diode
Author:
Affiliation:

1.The 13th Research Institute, CETC, Shijiazhuang 050051, China;2.School of Microelectronics (School of Integrated Circuits), Nantong University, Nantong, 226019, China;3.School of Physics and Electronic Science, East China Normal University, Shanghai, 200241

Fund Project:

Supported by the National Natural Science Foundation of China (62034003)

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    本文基于GaAs平面肖特基二极管工艺,采用反向并联二极管对的平衡结构,实现了W波段宽带三倍频器芯片。采用有限元法和等效电路法联合的方式,建立10~280GHz频率范围的平面肖特基二极管的精确等效电路模型。采用非线性谐波平衡联合仿真方法,实现了W波段倍频器的最优化设计。在片测试结果表明,在17dBm的驱动功率下,倍频损耗小于15dB,最大倍频效率6.7%,芯片尺寸0.80mm×0.65mm ×0.05mm。

    Abstract:

    Based on GaAs planar Schottky diode process, a W band wideband frequency tripler MMIC is designed with a reverse parallel diode pair in this paper. By combining of finite element method and equivalent circuit method, an accurate equivalent circuit model of the planar Schottky diode is built in the frequency range of 10~280GHz. The nonlinear harmonic balance tool is utilized to achieve the optimal frequency tripler design in W band. The measurement results show that the frequency multiplication loss is less than 15dB under 17dBm driving power, efficiency up to 6.7%. The chip size is 0.80mm×0.65mm×0.05mm.

    参考文献
    相似文献
    引证文献
引用本文
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2024-03-03
  • 最后修改日期:2024-07-15
  • 录用日期:2024-04-17
  • 在线发布日期: 2024-07-15
  • 出版日期:
文章二维码