

基于肖特基势垒二极管三维电磁模型的 220 GHz 三倍频器

张勇, 卢秋全, 刘伟, 李理, 徐锐敏

(电子科技大学 极高频复杂系统国防重点学科实验室, 四川 成都 611731)

摘要:采用阻性肖特基势垒二极管 UMS DBES105a 设计了一个太赫兹三倍频器。为了提高功率容量和倍频效率,该倍频器采用反向并联二极管对结构实现平衡式倍频。根据 S 参数测试曲线建立了该二极管的等效电路模型并提取了模型参数。由于在太赫兹频段二极管的封装影响到电路的场分布,将传统的二极管 SPICE 参数直接应用于太赫兹频段的电路设计存在一定缺陷,因此还建立了二极管的三维电磁模型。基于该模型研制出的 220 GHz 三倍频器最大输出功率为 1.7 mW, 最小倍频损耗为 17.5 dB, 在 223.5 GHz ~ 237 GHz 输出频率范围内, 倍频损耗小于 22 dB。

关 键 词:太赫兹; 平衡式倍频; 肖特基势垒二极管; 谐波平衡法

中图分类号:TN454 **文献标识码:**A

Design of a 220 GHz frequency tripler based on EM model of Schottky diodes

ZHANG Yong, LU Qiu-Quan, LIU Wei, LI Li, XU Rui-Min

(EHF Key Laboratory of Fundamental Science, University
of Electronic Science and Technology of China, Chengdu 611731, China)

Abstract: A terahertz frequency tripler using resistive Schottky barrier diodes UMS DBES105a was designed. To enhance power capacity and improve conversion efficiency, an anti-parallel diode pair has been used to realize balanced multiplier structure. The equivalent circuit model of the diode has been built and the component parameters were obtained based on the measured results of S parameters. At terahertz band, the field distribution in circuit is seriously affected by the package of diodes. It means that it is not a good way using the traditional method that directly applying SPICE parameters to the field of terahertz. Therefore the electromagnetic model of diodes has also been built. A 220 GHz frequency tripler was fabricated based on the model of diodes. The maximum output power is 1.7 mW and the minimum conversion loss is 17.5 dB. The conversion loss is less than 22 dB from 223.5 GHz to 237 GHz.

Key words: terahertz, balanced multiplier structure, Schottky barrier diode, harmonic balance analysis

PACS: 85.30. De, 84.40. Dc

引言

太赫兹(THz)波是指电磁频率在 0.1 ~ 10 THz(波长在 3 mm ~ 30 μm)之间的电磁波。太赫兹波以它独特的性质在物体成像、环境监测、医疗诊断、射电天文、宽带移动通讯, 尤其是在卫星通讯和军用雷达等方面具有重大的科学价值和广阔的应用前景,

世界各国都给予极大的关注。

太赫兹频率源是太赫兹应用的重要部分, 其技术指标很大程度上决定了太赫兹系统的性能。采用毫米波固态电路倍频到太赫兹是实现太赫兹源(特别是对于 0.1 ~ 1 THz 的源)一种重要和有效的方法。相对于毫米波振荡器和量子级联激光器等半导体源, 倍频方式实现太赫兹源具有频谱质量高、结构

收稿日期:2013-01-08,修回日期:2013-09-06

Received date: 2013-01-08, revised date: 2013-09-06

基金项目:国家高技术研究发展计划(863 计划)(2011AA010203, 2011AA8124018A); 中央高校基本科研业务费(ZYGX2011X002)

Foundation items: Supported by National High-Tech R&D Program of China (863 Program) (2011AA010203, 2011AA8124018A), Fundamental Research Funds for the Central Universities (ZYGX2011X002)

作者简介(Biography): 张勇(1975-), 男, 四川南充人, 博士, 教授, 主要研究领域为微波毫米波集成电路和固态太赫兹技术等。

E-mail: yongzhang@uestc.edu.cn

相对简单等特点。因此,为了得到太赫兹信号,倍频是国内外学者采用的一种重要途径。

国外学者主要采用肖特基势垒二极管和 HBV (Heterostructure Barrier Varactor) 来设计输出频率在 220 GHz 附近的倍频器^[1-6]。近年来,随着 HBT (Heterojunction Bipolar Transistors) 和 HEMT (High-electron Mobility Transistors) 技术的逐步发展,HBT 和 HEMT 的截止频率能够达到几百 GHz,用单片集成电路来实现太赫兹有源倍频器已经成为现实^[7-9]。国内的太赫兹固态倍频器研究主要集中在 W 频段^[10-11],以混合集成电路实现为主,输出功率小于 3 mW,最小倍频损耗为 16 dB;而在 220 GHz 附近的倍频器报道较少,要么是输出功率较低^[12],要么仅提供了仿真结果,尚无实际测试结果^[13-14]。总体而言,国外对于太赫兹的研究起步较早,且在工艺、工程经验等方面具有诸多优势,因此国外太赫兹倍频技术的发展要领先于国内。国内太赫兹倍频技术受到工艺、加工精度、器件等多方面因素限制,在带宽、倍频损耗、集成度方面需要进一步加强和改善。

本文介绍了基于阻性肖特基势垒二极管的太赫兹固态三倍频器的设计方法。两只 DBES105a 芯片以反向并联的拓扑结构粘贴在 0.127 mm 厚的石英基片上,实现平衡式倍频。本文提取了芯片的主要寄生参量,并建立了二极管的三维电磁模型,以此为基础对倍频器的输入和输出匹配网络进行优化设计,最后研制出的三倍频器在输入功率为 20 dBm 时,倍频损耗为 17.5 dB。

1 二极管寄生参数的提取

在微波、毫米波频段,不考虑二极管封装的寄生参量也能达到设计要求。然而,随着频率上升至太赫兹频段,寄生效应将严重影响器件的工作性能。为了提高倍频器的倍频效率,本文分析了二极管的主要寄生参量,通过拟合的方式提取了二极管的寄生参数值,建立更加准确的二极管模型,为设计倍频器的匹配网络做好准备。

选用两只 UMS DBES105a 作为非线性器件,它是一种金属-半导体接触肖特基势垒二极管,截止频率为 3 THz,理想因子 N 为 1.2,反向击穿电压为 5 V,具有较低的寄生参量。

二极管主要的寄生参量如图 1(a) 所示,其中 C_{fp} 为金属阳极和欧姆接触焊盘间的寄生电容, L_f 、 R_f 分别为金属阳极的寄生引线电感和引线电阻。这些寄生参数可以通过如下方法得到:先在仿真软件

ADS (Advanced Design System) 中建立二极管的初级集总参数模型,将二极管初级模型的 S 参数仿真结果与实际测试结果(文献^[15]中给出的 S11 的测试结果和芯片 datasheet 给出的 S21 的测试结果)进行比较。通过修改初级模型中的寄生参数值,使仿真结果接近实测结果。当仿真结果与实际测试结果相一致时,意味着 ADS 中建立的模型能够真实反映二极管实际工作情况,即成功提取了二极管的寄生参数。该二极管的电路模型如图 1(b) 所示,从测试结果与该模型在 ADS 中的仿真结果对比图(见图 2)可知,本文提出的二极管电路模型较准确。




图 1 (a) 二极管结构示意图,(b) 二极管的电路模型
Fig. 1 (a) Schematic diagram of diode structure,(b) Circuit model of the diode

2 三倍频器的结构和设计

2.1 倍频器的整体结构

倍频器可采用单个或多个非线性器件,但单器件电路受功率容量的限制输出功率比较小,且不能抑制不需要的谐波。平衡式倍频电路能够实现宽带和高效倍频,这种电路结构能将输入频率的奇次或偶次谐波全部抵消掉,使电路中的杂波量大大降低。平衡式三倍频器整体结构框图如图 3 所示。

输入信号(频率为 72 ~ 77 GHz)由标准波导 WR10(2.54 mm × 1.27 mm)通过 E 面探针馈入到悬置微带电路,再依次通过高低阻抗线低通滤波器(此滤波器将阻止二极管对产生的三次谐波反射回输入端)、输入匹配网络后加载到反向并联二极管




图 2 模型仿真结果与测试结果对比 (a) $\text{dB}(\text{S}21)$, (b) $\text{dB}(\text{S}11)$ 与 $\text{phase}(\text{S}11)$

Fig. 2 Comparison between simulation and test results of (a) $\text{dB}(\text{S}21)$, and (b) $\text{dB}(\text{S}11)$ & $\text{phase}(\text{S}11)$




图 3 电路整体结构框图

Fig. 3 Block diagram of the whole circuit

对。基波信号在反向并联二极管对的非线性效应下产生奇次谐波信号。这些谐波通过输出匹配网络(基于三次谐波)到达悬置微带线-波导转换结构,最

后由标准波导口 WR4 ($1.09 \text{ mm} \times 0.55 \text{ mm}$) 输出。在二极管对的阳极端,一条支路通过一个 22 pF 的芯片电容接到金属腔体;另一条支路通过一个低通滤波器与外置直流电源相连接。这电路结构能够同时让两个二极管芯片在射频通路反向并联,而在直流通路同向串联。它实现了既能让二极管工作在最佳直流偏置状态,又能使倍频器达到近似平衡式倍频的效果。

2.2 二极管的三维电磁模型

随着频率上升至太赫兹频段,对比屏蔽腔体尺寸的骤减,二极管封装尺寸减小幅度有限。这种情况导致二极管的封装严重影响了电路的场分布,从而增强了二极管与屏蔽腔体之间的互耦以及加载效应;而此类效应在电路仿真器中无法充分体现,如果不加以考虑,对电路设计的准确性会产生很大的影响,直接导致实测结果与仿真结果存在较大的差异。因而将二极管集总参数模型直接应用于太赫兹频段电路的设计还存在缺陷。解决上述问题的有效方法便是建立肖特基势垒二极管的三维电磁模型,并根据倍频器的腔体尺寸和参考实际电路的装配(如导电胶的厚度、二极管的摆放位置)建立电路物理结构模型。

二极管三维建模的主要思路为:通过对 SEM(扫描式电子显微镜)照片的分析,得到二极管的半绝缘载体层(GaAs)、重掺杂缓冲层($n + \text{GaAs}$)、外延层($n^- \text{GaAs}$)、钝化层(SiO_2)、欧姆接触层、阳极和阴极(gold)等结构的尺寸。二极管的主要物理结构尺寸、介电常数、电导率等参数如表 1 所示。根据上述参数,在 HFSS 中建立了二极管三维电磁模型(如图 4(a)所示)。

表 1 DBES105a 主要物理结构参数

Table 1 Physical dimension of DBES105a Schottky diode

材料参数	半绝缘载体层(GaAs)	重掺杂缓冲层($n + \text{GaAs}$)	外延层($n^- \text{GaAs}$)	钝化层(SiO_2)	欧姆接触层	阳极和阴极(gold)
厚度/ μm	100	25	5	2.5	20	0.5
介电常数	12.9	-	12.9	4	-	-
电导率	-	pec	-	-	pec	Pec

为了充分考虑二极管与屏蔽器、导电胶、石英基片和旁路电容之间的互耦以及加载效应,本文根据它们实际物理尺寸、相对位置与装配方式在 HFSS 中建立了反向并联二极管对附近的物理模型(如图 4(b)所示)。将二极管的非线性部分设置为两个集总参数端口,二极管的输入端和输出端设置为波端

口,在 HFSS 中仿真进行场仿真. 仿真结束后导出一个四端口的 S 参数数据包,以供 ADS 进行谐波平衡仿真.




图 4 (a)二极管三维电磁模型,(b)二极管在腔体中的装配

Fig. 4 (a) Electromagnetic model of DBES105a, (b) DBES105a assembling in cavity

2.3 倍频器整体优化仿真与分析

在进行谐波平衡仿真之前,首先对倍频器的 E 面探针耦合结构、低通滤波器等无源结构进行初步设计;各部分子电路满足设计要求后,把输入探针耦合结构、低通滤波器、输入匹配网络整合在一起(可以称之为二极管输入网络),把输出匹配网络、输出探针耦合结构整合在一起(可以称之为二极管输出网络),分别对二极管输入网络和二极管输出网络进行场仿真,导出两个二端口 S 参数数据包;最后在 ADS 中导入所有的 S 参数数据包,选择合适的直流偏置电压,即可对 220 GHz 三倍频器进行整体仿真与优化.

一般在输入端的探针耦合结构前都会设计一段减高波导,输入减高波导的作用是降低波导特性阻抗,以便于与二极管对的输入阻抗实现匹配. 图 5 为取不同减高波导的窄边 b 值时,倍频器的倍频损耗随输入频率变化的曲线. 从仿真结果可知,并非减高波导的窄边 b 的值越小,倍频器的整体性能越好. 当 b 值由 1.2 mm 逐渐减小时,曲线越往下降且越平坦. 当 b 值小于 1 mm 时,曲线开始往上抬高. 由此

可见,减高波导的窄边尺寸对倍频器的工作性能影响比较大,在对倍频器进行整体优化时,要着重考虑这个影响因素.




图 5 减高波导窄边变化时的倍频损耗


Fig. 5 Conversion loss of frequency tripler with different narrow-wall's value of reduced height waveguide

另一个更有效的匹配方法为调整二极管两端的输入和输出匹配网络. 匹配网络的结构采用了悬置微带线阻抗跳变式的阻抗变换器,这种结构在工程应用中计算较容易且修正量较小, 实际电路易获得与仿真接近的结果. 倍频器的输入和输出匹配网络如图 6(a)所示,本倍频器采用了两段不同长和宽的微带线作为输入和输出匹配网络. 在进行整体优化仿真时,以 W1、W2、W3、W4 和 L1、L2、L3、L4 为优化变量,变频效率和带宽为优化目标,在 HFSS 中修改优化变量的值后进行场仿真,把仿真得到的 S 参数包导入到 ADS 进行谐波平衡仿真,经过反复多次迭代优化后,可以得到优化变量的尺寸参数.

通过系统级建模,综合考虑减高波导、探针耦合耦合结构以及低通滤波器等因素的影响,倍频器整体优化仿真的结果如图 6(b)所示,在 70 ~ 80 GHz (相应的输出频率为 210 ~ 240 GHz) 的输入频率范围内,倍频损耗小于 13.25 dB,最大输出功率为 7 dBm.

另外,为了对比实际测试中有匹配网络倍频器与无匹配网络倍频器的整体性能,以验证本文提出的二极管模型的准确性,还加工了一个无匹配网络的倍频器. 该无匹配网络倍频器与有匹配网络在设计中的唯一区别在于把匹配网络用一段直通的微带线替代.

由于太赫兹波长比较短,耦合探针偏离预设位置 0.1 mm 就会对波导到悬置微带线的过渡性能产生很大影响,进而影响倍频器的工作性能. 可见,太赫兹倍频器对装配精度的要求比较高. 因此,分析装配误差对倍频器性能的影响不仅对装配人员起到一



(a)




图 6 (a) 输入和输出匹配网络, (b) 整体优化仿真后得到的倍频损耗

Fig. 6 (a) Input and output matching network, (b) Conversion loss of frequency tripler after optimized analysis

定的指导作用,还方便对测试结果进行分析和对倍频器进行改进.

石英基片的安装误差主要来自纵向偏移. 如图 7 所示, 将纵向偏移量设为 y , 通过系统级精确建模, 可对存在基片装配误差下的倍频器整体性能变化进行定量分析.




图 7 石英基片的偏移

Fig. 7 The deviation of quartz substrate

石英基片在装配时纵向偏移 ± 0.05 mm、 ± 0.1 mm 时 220 GHz 三倍频器的倍频损耗对比图

如图 8 所示.




图 8 石英基片纵向偏移时的倍频损耗

Fig. 8 Conversion loss of frequency tripler for the quartz substrate with different vertical shift

由 220 GHz 三倍频器基片偏移安装时倍频损耗的对比图可以看出, 当基片纵向小幅度偏移时, 整体性能不会出现大幅度变化, 倍频损耗变化在 1.5 dB 以内; 上述研究结果表明, 本文研制的 220 GHz 三倍频器对装配的整体容差性比较好.

3 测试和结果分析

装配完成的 220 GHz 三倍频器如图 9(a) 所示, 它由金属腔体、石英基片、直流馈电电路、二极管等装配而成. 整个测试平台如图 9(b) 所示, 它由信号发生器、75 GHz 倍频器放大器、直流稳压源、功率计等组成.




图 9 三倍频器 (a) 实物图, (b) 测试平台

Fig. 9 Frequency tripler (a) physical picture, (b) test platform

在测试三倍频器的倍频损耗前, 先测试了 70 ~ 80 GHz 输入信号的功率. 三倍频器的输入功率如图 10 所示. 由于 75 GHz 倍频放大器饱和的原因, 70 ~ 80 GHz 信号的功率并不可调, 在 77.5 GHz 左右的功率有 18 dBm, 其他频率的功率缓慢减小.

对测试平台装配、调试完毕后, 在一定的输入频率、输入功率下测试了倍频器的输出信号功率. 有匹配网络的三倍频器和无匹配网络的三倍频器的测试结果如图 11 所示, 有匹配网络的三倍频器最大输出




图 10 75 GHz 倍频放大器的输出功率

Fig. 10 The output power of 75 GHz frequency multiplier and amplifier

功率为 2.4 dBm (1.7 mW), 在输入频率为 74 ~ 79 GHz 的范围内, 倍频损耗小于 22 dB, 最小倍频损耗为 17.5 dB; 无匹配网络的三倍频器最大输出功率为 -2.3 dBm (0.59 mW), 最小倍频损耗为 20.8 dB.

从测试结果可以看出, 仅当倍频器的输入功率大于 14.5 dBm 时, 倍频器输出功率才明显增大, 倍频损耗才能够保持在一定的范围内. 这是因为该三倍频器采用四个二极管芯进行平衡式倍频, 当输入信号的功率还没有达到某个阀值时, 倍频器未能正常工作, 它直接导致了输出功率和倍频损耗等测试指标都无法达到预期估计值. 由此可以推测, 如果三倍频器的输入功率在 70 ~ 80 GHz 的频率范围内都能达到 20 dBm 以上, 该倍频器的输出功率在 210 ~ 240 GHz 频率范围内都能大于 1 mW.

与仿真结果进行对比, 测试的倍频损耗典型值 (20 dB) 与仿真的典型值 (13 dB) 相差了 7 dB, 测试的最大输出功率 (2.4 dBm) 比仿真的最大功率 (7 dBm) 小了 4.6 dB. 产生这些差异的主要原因主要有: 手工完成石英基片的装配及粘连必然会造成石英基片的位置与设计预设的位置存在一定差异; 其次, 在石英基片上手工粘贴两只二极管芯片难以实现完全对称; 第三, 金属腔体和石英基片的加工存在一定的误差; 最后, 测试连接器的缝隙也会引入一定的损耗.

另外, 从有匹配网络和无匹配网络的三倍频器测试结果的对比中可以看出, 有匹配网络的三倍频的输出功率和倍频损耗都优于无匹配网络的三倍频, 测试结果进一步验证本文提出的二极管模型具有较好的准确性.




图 11 三倍频的测试结果 (a) 有匹配网络, (b) 无匹配网络
Fig. 11 Test result of frequency tripler (a) with matching network, (b) without matching network

4 结论

基于平面肖特基二极管及混合集成电路工艺, 对太赫兹三倍频器进行了建模与设计方面的研究. 通过提取二极管的主要寄生参量, 建立二极管的三维电磁模型, 最大限度地考虑了电路中所有无源电路结构之间耦合、加载效应与二极管寄生参量的影响, 保证了电路设计的可靠性. 在此模型基础上, 对倍频器的匹配网络进行了优化设计. 实验结果表明, 输出频率为 222 ~ 237 GHz 的范围内, 倍频效率大于 0.56%, 最大效率达到 1.78%, 最大输出功率达到 1.7 mW. 由于倍频器尺寸比较小, 对加工和装配精度要求比较高, 在后续的研究中将会根据以上问题对倍频器进行进一步优化与改进, 减少仿真与实测之间的差距.

References

- [1] Erickson N R. A high efficiency frequency tripler for 230 GHz[C]. In Proc 12th Eur. Microwave Conf., 1982:288-292.
- [2] Choudhury D, Frerking M A, Batelaan P D. A 200-GHz tripler using a single barrier varactor[J]. IEEE Trans. Microwave Theory Tech., 1993, **41**:595-599.
- [3] Jones J R, Bishop W L, Jones S H, et al. Planar multibARRIER 80/240 GHz heterostructure barrier varactor triplers [J]. IEEE Trans. Microwave Theory Tech., 1997, **45**: 512-518.
- [4] Melique X, Mann C, Mounaix P, et al. 5-mW and 5% efficiency 216 GHz InP-based heterostructure barrier varactor tripler[J]. IEEE Microwave Guided Wave Lett., 1998, **8**: 384-386.
- [5] Porterfield D. A 200 GHz broadband fixed-tuned, planar doubler[C] Proc. Tenth International Symposium on Space THz Technology, 1999:466-474.
- [6] Schlecht E, Bruston J, Maestrini A. et al. 200 and 400 GHz Schottky Diode Multipliers Fabricated with Integrated Air-Dielectric 'Substrateless' Circuitry [J]. Proceedings of the Eleventh International Symposium on Space Terahertz Technology, 2000.
- [7] Schworer C, Campos-Roca Y, Leuther A. et al. A 150 to 220 GHz balanced doubler MMIC using a 50 nm metamorphic HEMT technology [C]. Eur. Gallium Arsenide and Other Compound Semiconduct. Applicat. Symp., 2005, 565-568.
- [8] Ojefors E, Heinemann B, Pfeiffer U R. Active 220- and 325-GHz frequency multiplier chains in an SiGe HBT technology[J]. IEEE Trans. Microw. Theory Tech., 2011, **59**(5) 1311-1318.
- [9] Tessmann A. 220-GHz metamorphic HEMT amplifier MMICs for high-resolution imaging applications[J]. IEEE J. Solid-State Circuits, 2005, **40**(10):2070-2076.
- [10] YANG Tao, XIANG Zhi-Jun, WU Wei, et al. Broad-band tripler of W-band[J]. J. Infrared Millim. Waves(杨涛,向志军,吴伟,等. W 频段宽带倍频器. 红外与毫米波学报), 2007, **26**(3):161-163.
- [11] AN Da-Wei, YU Wei-Hua, Lv Xin, et al. Design and analysis of a 2mm- band tripler based on quartz[J]. J. Infrared Millim. Waves(安大伟,于伟华,吕昕,等. 基于石英基片的2毫米频段三倍频器的研制. 红外与毫米波学报), 2011, **30**(4):377-380.
- [12] ZHANG Yong, LIN Yuan-Gen. 185GHz solid-state circuits frequency doubler[J]. Journal of Electronic Science and Technology of China(张勇、林元根. 185GHz 固态二倍频器研究, 电子科技大学学报), 2010, **39**(2): 232-235.
- [13] Zhang B, Fan Y, Zhong F Q, et al. A 225GHz four-anode frequency tripler for wireless application[C]. In IET International Communication Conference on Wireless Mobile& Computing, 2009.
- [14] Lu Q Q, Zhang Y, Liu W. et al. Design of a 225 GHz frequency tripler using planar Schottky diode[C] In International Conference on Microwave and Millimeter Wave Technology, 2012, **4**: 1-4, 5-8.
- [15] Krozer V. Design of a planar Schottky diode based 200GHz frequency multiplier[C] In Joint 31st Int. Conf. on Infrared and Millimeter Wave and 14th Int. Conf. on Terahertz Electronics, 2006:311-311.
- [16] Zhang Y, Peng W. 18-40 GHz low conversion loss double balanced star mixer using bilateral finline and antipodal finline [J] IET Microwaves, Antennas & Propagation, 2011, **5**(13):1630-1635.