

基于栅控二极管研究碲镉汞器件表面效应

李雄军, 韩福忠, 李东升, 李立华, 胡彦博, 孔金丞, 赵俊, 朱颖峰, 庄继胜, 姬荣斌^{*}
(昆明物理研究所, 云南昆明 650223)

摘要:采用不同工艺生长了 CdTe/ZnS 复合钝化层, 制备了相应的长波 HgCdTe 栅控二极管器件并进行了不同条件下 $I-V$ 测试分析。结果表明, 标准工艺制备的器件界面存在较高面密度极性为正的固定电荷, 在较高的反偏下形成较大的表面沟道漏电流, 对器件性能具有重要的影响。通过钝化膜生长工艺的改进有效减小了器件界面固定电荷面密度, 使 HgCdTe 表面从弱反型状态逐渐向平带状态转变, 表面效应得到有效抑制, 器件反向特性获得显著改善。此外, 基于最优的工艺条件制备的器件界面态陷阱数量得到大幅降低, 器件稳定性增强; 同时器件 R_0A 随栅压未发生明显地变化。

关 键 词:长波碲镉汞; 表面钝化; 栅控二极管; $I-V; R_0A$

中图分类号:O475, TN215 **文献标识码:**A

HgCdTe surface effect based on gate-controlled diode device

LI Xiong-Jun, HAN Fu-Zhong, LI Dong-Sheng, LI Li-Hua, HU Yan-Bo, KONG Jin-Cheng,
ZHAO Jun, ZHU Ying-Feng, ZHUANG Ji-Sheng, JI Rong-Bin^{*}
(Kunming Institute of Physics, Kunming 650223, China)

Abstract: CdTe/ZnS composite passivation layers were grown with different processes, and the corresponding LW HgCdTe gate-controlled diodes were fabricated. The $I-V$ measurement and analysis were carried out under different conditions for these devices. The results show that the polarity of the fixed interface charge is positive and interface charge density is high for the device prepared by the standard process. The large leakage current in the surface channel is formed under high reverse bias voltage, which has an important effect on the performance of the device. The fixed interface charge density is effectively reduced by improvement of the growth process of the passivation films, which changes the HgCdTe surface from weak inversion gradually to the flat band condition. The surface effect is effectively suppressed, thus the reverse characteristics of the device can be improved significantly. In addition, the number of interface traps has been greatly reduced for the device prepared by the optimized process condition, and the stability of the device is enhanced. There is no obvious change in R_0A of the device with the gate voltage.

Key words: LW HgCdTe, surface passivation, gate-controlled diode, $I-V, R_0A$

PACS: 71.55. Gs, 73.20. At, 85.60. Gz

引言

HgCdTe 红外探测器的性能除了与材料性质有关外, 还强烈依赖于 HgCdTe 表面及其与钝化层的界面特性。特别是对于结面积较小的 HgCdTe 长波

器件, 与表面相关的漏电流在很大程度上影响甚至决定器件的性能^[1-2], 因此改善表面/界面状态进而抑制表面漏电流对提高长波探测器的性能具有重要的实际意义。

基于 HgCdTe MIS 器件 $C-V$ 测试分析通常被用

收稿日期: 2016-02-09, 修回日期: 2016-12-12

Received date: 2016-02-09, revised date: 2016-12-12

基金项目: 国防 973 项目(613230); 云南省创新团队计划(2014HC020)

Foundation items: Supported by National Defense 973 Project(613230); Innovative Research Team Program of Yunnan Province, China(2014HC020)

作者简介(Biography): 李雄军(1984-), 男, 白族, 云南大理人, 博士研究生, 主要从事红外探测器材料与器件的研究。E-mail: lixiongjun666@126.com

* 通讯作者(Corresponding author): E-mail: 790051959@qq.com

于研究 HgCdTe/钝化层界面特性^[3-5],并可获得界面固定电荷的极性及其面密度、快界面态和慢界面态等界面电学性质。然而,这些界面电学参量如何影响器件性能以及要将界面电学参数值控制至多少时才对器件性能影响较小甚至可忽略却很难阐释得清楚。不同结周长/面积(P/A)比的变面积光电二极管器件的研究是区分器件体效应和表面效应的重要方法^[3,6-9],基于 Vishnu Gopal 理论模型^[6]可获得体扩散电流和表面漏电流的量度。但是由于 HgCdTe 的体缺陷及其分布的非均匀性以及横向扩散电流所表现出器件 R_0A 和 P/A 比之间的关系与表面效应相似,这些将对器件分析结果产生一定的影响。

栅控二极管也是研究器件表面漏电流的重要手段。HgCdTe/钝化层界面固定电荷的极性和面密度决定了表面能带的弯曲程度,并使得 HgCdTe 表面处于多数载流子堆积、平带、耗尽以及反型不同的状态。制备具有不同极性和面密度界面固定电荷的光电二极管器件并不现实,而栅控二极管中通过改变栅极电压可比拟界面固定电荷的变化。利用 HgCdTe 栅控二极管^[10-14]通过其绝缘栅电极从外部改变和控制 pn 结附近的表面势,可有效认识表面漏电机构和评价表面钝化工艺效果。

Dhar V 等^[10]采用准二维模型计算了 ZnS 钝化层诱发的由于带间隧穿表面漏电流,指出受主浓度(多数载流子浓度)分布对界面固定电荷 Q_{ss} 容忍值具有重要影响;同时指出相对于 n⁺p 结, n⁺n⁻p 器件结构对 Q_{ss} 可容忍值的敏感度减小,但这些计算结果均未进行实验验证。Rutkowski J 等^[11]分别制备了以阳极氧化层为钝化层的 InSb 栅控二极管器件和以 ZnS 为钝化层的 HgCdTe 栅控二极管器件,实验结果表明阳极氧化层是 InSb 光电二极管良好的钝化材料,而 RF 溅射 ZnS 层在 HgCdTe 光电二极管中引入了较高面密度带负电的固定电荷。Kim Y H 等^[12]也采用 ZnS 作为钝化层制备了 HgCdTe 栅控二极管器件,与以上结果不同的是界面固定电荷极性为正,使得 HgCdTe 处于弱反型状态,并基于泄漏电阻解释了界面对器件性能的影响。国内应明炯^[13]、袁皓心^[14]等分别采用阳极硫化/ZnS 复合钝化技术制备了 HgCdTe 栅控二极管器件,并指出分别施加 0.5 V 和 -6.5 V 栅电压时器件显示出最好的反向特性。

CdTe/ZnS 复合钝化技术目前被广泛应用于二代 HgCdTe 红外焦平面器件^[1,15]。研究 HgCdTe 与该钝化层之间的界面特性对二代焦平面器件的研发及提高器件性能具有重要的实际意义,然而基于

CdTe/ZnS 钝化的栅控二极管器件研究则鲜有报道。本文采用不同的工艺条件生长了 CdTe/ZnS 钝化层,制备了相应的长波 HgCdTe 栅控二极管器件,并采用不同的测试方法研究了器件的表面效应;同时指出由于钝化膜生长工艺的改进,改善了界面状态进而有效抑制了表面漏电流,提高了器件性能。

1 实验

1.1 器件制备

实验所用的 HgCdTe 材料为液相外延(LPE)生长的长波 HgCdTe 薄膜,材料 Cd 组分 $x = 0.225$, 77 K 温度下所对应的截止波长 $\lambda_c \approx 10.0 \mu\text{m}$ 。HgCdTe 导电类型为 p 型,掺杂方式为 Hg 空位掺杂, Hall 测试所得空穴浓度 $p_0 = 2.0 \sim 5.0 \times 10^{16} \text{ cm}^{-3}$ 。HgCdTe 表面经 Br₂/CH₃OH 腐蚀处理后,采用不同的工艺条件(标准工艺 A、改进工艺 B 和 C)依次生长了 CdTe 和 ZnS 复合钝化层,膜厚分别为 2 000 Å/4 000 Å。采用光刻、刻蚀、金属膜沉积以及电极引线焊接等一系列器件工艺制备了栅控二极管器件。图 1 为 HgCdTe 栅控二极管器件结构示意图,其中栅电极、n 型和 p 型接触电极均为 Cr/Au 电极,膜厚分别为 500 Å 和 5 000 Å。器件制备完成后经涂胶减薄至约 500 ~ 600 μm,然后用石蜡粘在划片机上分别划成独立的实验器件,并与互连引出结构经过 In 缩球、倒装焊以及回流等倒装焊接工艺实现器件测试电极的引出。




图 1 HgCdTe 栅控二极管结构示意图

Fig. 1 Schematic diagram of the HgCdTe gate-controlled diode

1.2 器件测试

将长波 HgCdTe 栅控二极管器件载入低温探针台系统,抽真空至约 10^{-3} Torr,然后通过液氮制冷到约 77 K。待温度平衡后,通过 IC-CAP 软件设置相应的测试条件后控制 Agilent 4155C 对器件进行测试。测试方式主要包括以下两种:

(1) 施加不同栅电压时以及随后撤除栅压后二极管的 I-V 测试;

具体测试步骤为:首先断开栅电极在无栅电压状态下进行器件 $I-V$ 测试,然后对栅电极施加 0 V 栅压的同时进行器件 $I-V$ 测试;紧接着断开栅电极再进行无栅压下器件 $I-V$ 测试,然后施加-1 V 栅电压进行器件 $I-V$ 测试……这样依次逐步施加更高的负栅压及撤除相应的栅电压后进行 $I-V$ 测试,直至到较高的负栅压后开始对栅电极施加 +1 V 栅电压的同时进行器件 $I-V$ 测试,然后再断开栅压后进行器件测试;紧接着施加 +2 V 栅压进行器件 $I-V$ 测试,然后再断开栅电极进行无栅压下器件测试……这样依次逐步施加更高的正栅压及撤除相应的栅电压后进行 $I-V$ 测试,直至到较高的正栅压。

(2) 将栅控二极管器件处于不同的反向偏置下,在连续改变栅电压的同时测试器件反偏电流。

2 结果与讨论

2.1 施加不同栅压下器件的 $I-V$ 特性

图 2 为采用不同表面钝化工艺制备的 HgCdTe 栅控二极管器件在不同的栅极偏压作用下的 $I-V$ 特性。

图 2(a) 栅控二极管器件的 CdTe/ZnS 复合钝化层采用标准工艺生长。在 0V 栅压下,器件在大于 -200 mV 反偏后电流开始急剧增加出现“软击穿”现象;施加-2 V 栅电压后,器件“软击穿”电压增加至 -300 mV;而在 -4 V 栅压作用下,器件电流随反向偏置的增加而缓慢增大,呈现出最好的反向特性。这主要是由于采用标准工艺制备的器件界面存在面密度较高且极性为正的固定电荷^[16]。这些界面固定电荷使得 p 型 HgCdTe 表面能带向下发生较大程度的弯曲,导致表面处于弱反型状态进而形成表面沟道。此时,在较高的反向偏压下器件出现较高的表面沟道漏电流,严重影响器件性能。在 -2 V 栅压作用下,HgCdTe 表面能带向下弯曲的程度减弱,表面沟道漏电流减小;当施加 -4 V 栅电压时,表面沟道效应最小,因此获得了最佳的器件反向特性。栅极电压增大至 -6 V、-8 V 和 -10 V 时,器件反向特性偏离最佳状态且随栅压增加,器件反向电流逐渐增大。这是由于在较高负栅压作用下,p 型 HgCdTe 表面能带开始向上弯曲而处于空穴堆积状态。随着负栅压的增加,靠近表面的 pn 结耗尽区宽度逐渐收缩,在较大的反偏作用下通过表面的带间隧道电流增加,器件反向电流增大。然而在 +2 V 和 +4 V 栅电压作用下,位于栅电极之下的 HgCdTe 表面发生强反型,形成了与器件 pn 结并联的场感应结。该场感应结具有较大的

面积且击穿电压较低,此时器件性能主要由场感应结决定且随反向偏压的增加性能急剧恶化。




图 2 不同工艺制备的 HgCdTe 栅控二极管器件在不同栅电压下的 $I-V$ 特性 (a) 标准钝化工艺 A (b) 改进钝化工艺 B (c) 改进钝化工艺 C
Fig. 2 $I-V$ characteristics at various gate voltages for HgCdTe gate-controlled diode devices prepared by different processes. (a) standard passivation process A, (b) improved passivation process B, and (c) improved passivation process C

针对标准的钝化膜生长工艺存在界面固定电荷面密度较高的问题,对 CdTe/ZnS 薄膜生长工艺进

行了改进(改进的生长工艺分别为 B 和 C). 从图 2(b)和(c)中 0 V 棚电压下器件 $I-V$ 曲线可以得出, 通过钝化膜生长工艺的改进有效降低了界面固定电荷面密度, 抑制了表面漏电流, 显著提高了器件性能(已做另文报道). 采用改进工艺 B 制备的栅控二极管器件在不同棚压下的 $I-V$ 特性如图 2(b)所示. 在 -1 V 棚压下表面效应影响最小, 器件呈现出最佳的反向特性; 继续增加负棚压($V_G = -2$ V、-4 V 和 -6 V), 由于表面带间隧道电流的增加器件电流增大; 而对器件施加 +1 V 棚压, HgCdTe 表面已处于弱反型状态, 相应场感应结对器件性能的影响已经显现出来, 随着正棚压的增加($V_G = +2$ V、+4 V 和 +6 V), 器件性能显著恶化. 如图 2(c)所示为采用改进工艺 C 制备的栅控二极管器件在不同棚压下的 $I-V$ 特性. 在 $V_G = -2 \sim +2$ V 棚压作用下器件性能未发生明显变化; 在施加 -4 V 以上的负棚压和 +4 V 以上的正棚压后, 器件反偏电流才由于表面分别发生堆积和反型状态而增大, 器件反向特性变差.

2.2 栅极电压对器件反偏电流的影响

为了更好地说明表面势(栅电压)对器件性能的影响, 并有效区分不同工艺条件下器件的表面状态, 研究了处于不同反向偏置下的器件电流随棚电压的连续变化关系.

如图 3(a)所示, 标准工艺制备的器件在 -100 ~ -160 mV 较小反向偏置下器件电流在 4 ~ -8 V 棚压范围内最小且无明显变化. 棚电压大于 -4 V 时, 器件表面开始处于反型状态而出现较大的电流; 棚电压小于 -8 V 时, 器件表面处于堆积状态而出现较大的表面带间隧道电流, 影响器件性能. 0 V 棚压下栅控二极管器件的性能可等同于普通二极管, 因此标准工艺制备的二极管器件表面应处于弱反型状态, 表面效应对器件性能具有重要的影响.

采用改进工艺 B 制备的栅控二极管器件在不同反向偏置下的器件电流随棚电压的连续变化关系如图 3(b)所示. -120 ~ -180 mV 反偏下器件电流在 0 ~ -4 V 棚压范围内最小且无明显变化. 棚电压分别大于 0 V 和小于 -4 V 时, 器件表面由于发生反型和堆积而出现较大的电流, 影响器件性能. 因此, 0 V 棚压下即该工艺条件下器件表面应处于耗尽状态. 此时施加较小的正棚压, 器件表面开始反型导致器件性能变差, 而在较小的负棚压作用下器件表面趋向于平带状态并出现最佳的反向特性.

图 3(c)为采用改进工艺 C 制备的栅控二极管器件电流随棚电压的变化关系. -100 ~ -200 mV 反

偏下器件电流在 -3 ~ +3 V 棚压范围内最小且无明显变化. 棚电压分别大于 +3 V 和小于 -3 V 时, 器件表面由于发生反型和堆积而出现较大的电流, 影响器件性能. 因此, 该工艺条件下器件表面应接近于平带状态. 此时施加较小的正棚压和负棚压, 器件表面分别逐渐趋向于耗尽状态和堆积状态, 对器件性能的影响较小.

2.3 撤除棚极电压后器件的 $I-V$ 特性

通过绝缘栅电极从外部改变和控制 pn 结附近的表面势, 研究不同工艺条件下表面效应对器件性能的影响. 撤除棚电压后器件性能应恢复到初始状态. 然而由于界面态特别是界面陷阱的存在, 当施加棚电压引起 HgCdTe 表面能带弯曲的过程中界面陷阱可能与材料内部发生电荷交换, 导致界面电荷面密度发生变化进而对器件性能产生影响.

如图 4 所示为不同钝化工艺制备的栅控二极管在棚电极断开(无棚电压施加)时的器件 $I-V$ 特性, 所不同的是在棚极断开测试前对器件进行了施加不同棚电压 $I-V$ 测试.

图 4(a)为标准工艺制备的器件在不同棚电压作用后紧接着撤除棚压进行的 $I-V$ 测试结果. 施加 0 V、-2 V 棚压而后断开棚电极所获得的测试结果与未经过棚压作用时几乎一致. 然而, 当器件经 -4 ~ -10 V 棚电压作用后, 器件的反向电流随着施加棚压的增加而增大; 当器件经 +2 V、+4 V 棚电压作用后, 反偏电流随着施加棚压的增加而减小, 器件反向特性获得明显改善. 这可以通过空穴俘获理论^[5,16] 进行解释. HgCdTe/钝化层界面和材料内部存在电荷交换现象, 在较大的负棚压作用下 p 型 HgCdTe 表面堆积的空穴被界面陷阱俘获, 使得界面正电荷数量增加; 在正棚压作用时, 界面陷阱俘获的空穴甚至初始状态界面陷阱中存在的空穴则被发射到材料内部, 使得界面正电荷数量减少. 这表明标准工艺生长的钝化层与 HgCdTe 之间存在较多的界面态, 且这些界面陷阱内存在一定数量的空穴. 施加不同棚电压后这些界面陷阱与体内的空穴发生迁移导致界面电荷面密度发生变化, 进而对器件性能产生影响. 值得注意的是经棚电压作用后的界面状态并不是稳定状态, 经过一天的弛豫器件性能恢复到初始状态.

采用改进工艺 B 制备的栅控二极管器件测试结果与标准工艺制备的器件相类似, 如图 4(b)所示. 在 -6 V、-7 V 较高的棚电压作用后, 器件反向特性出现恶化; 而在较小的负棚压或正棚压作用后, 器




图3 不同工艺制备的HgCdTe栅控二极管器件在不同反偏下器件电流与栅电压之间的关系(a)标准钝化工艺A(b)改进钝化工艺B(c)改进钝化工艺C

Fig. 3 The relationship between current and gate voltage under different reverse bias for HgCdTe gate-controlled diode devices prepared by different processes, (a) standard passivation process A, (b) improved passivation process B, and (c) improved passivation process C

件 $I-V$ 特性较施加栅电压之前未出现明显变化。这表明改进工艺 B 生长的钝化层与 HgCdTe 之间存在一定数量的界面态,但这些界面陷阱内存在的空穴数量较少。施加较大负栅压后,界面陷阱俘获空穴引

起极性为正的界面电荷面密度增加,导致器件性能变差;而在施加正栅压时,那些被界面陷阱俘获的空穴重新被发射到材料内部,器件性能回复到施加栅压之前的状态。由于界面陷阱内存在的空穴数量较少,因此在较高正栅压作用下从界面陷阱向材料内部发射的空穴数量有限,故未对器件性能产生较大的影响。

图 4(c)为采用改进工艺 C 制备的栅控二极管器件在撤除栅压后的 $I-V$ 特性。与标准工艺和改进工艺 B 制备的器件不同,该器件经过 $-10 \sim +8$ V 栅电压作用后,器件 $I-V$ 特性未发生变化。这表明改进工艺 C 制备的器件除了界面固定电荷密度很低外,界面态陷阱数量也很少,界面特性获得了显著的改善。因此,在不同栅电压作用下界面陷阱与体内电荷交换不充分,并不足以引起界面电荷面密度发生较大的变化,故对器件性能影响很小。

2.4 栅极电压对器件 R_0A 的影响

在栅电压作用下器件表面势发生变化,导致器件反向特性,特别是较高反偏下器件性能产生了显著的变化。然而,栅压对零偏附近的器件性能也具有一定的影响,进而影响器件优值因子 R_0A 。

如图 5(a)所示为采用标准工艺制备的器件 R_0A 随栅压的变化关系。在负栅压作用下器件 R_0A 值未发生明显变化,而当栅压大于 $+3$ V 后 R_0A 值显著减小。图 5(b)器件采用改进工艺 B 制备,其 R_0A 随栅压的变化关系与标准工艺制备的器件类似,在栅压大于 $+4$ V 后器件 R_0A 值显著降低。对栅控二极管器件施加较高的负栅压,HgCdTe 表面处于空穴堆积状态导致表面处 pn 结耗尽区宽度变窄。在较高的反向偏压下器件出现较高的表面带间隧道电流,而在较低反偏甚至零偏下不足以产生较大的表面带间隧道电流,因此对器件 R_0A 影响较小。在较高的正栅压作用下器件表面发生强反型,所形成的场感应结决定了器件性能,使得器件 R_0A 显著降低。

采用改进工艺 C 制备的器件,界面特性获得显著提高。如图 5(c)所示,在 $-10 \sim +10$ V 栅电压作用下器件 R_0A 均未发生明显变化。

3 结论

采用不同工艺生长了 CdTe/ZnS 复合钝化层,制备了相应的长波 HgCdTe 栅控二极管器件,并对其进行了不同方式下的表征分析。分析结果表明,标准工艺制备的器件界面存在较高面密度带正电的固定电荷,使得表面处于弱反型状态,表面效应对器件




图4 不同工艺制备的HgCdTe栅控二极管器件施加不同栅压作用后器件的I-V特性(a)标准钝化工艺A(b)改进钝化工艺B(c)改进钝化工艺C

Fig. 4 $I-V$ characteristics of devices after applying different gate voltages for HgCdTe gate-controlled diodes prepared by different processes, (a) standard passivation process A, (b) improved passivation process B, and (c) improved passivation process C

性能具有重要的影响;同时界面态陷阱数量较多,可能对器件稳定性产生影响;钝化膜生长工艺改进(工艺B)后,有效减少了界面固定电荷面密度,HgCdTe表面处于耗尽状态,表面效应对器件性能的




图5 不同工艺制备的HgCdTe栅控二极管器件 R_0A 与栅电压之间的关系(a)标准钝化工艺A,(b)改进钝化工艺B,(c)改进钝化工艺C

Fig. 5 The relationship between R_0A and gate voltage for HgCdTe gate-controlled diode devices prepared by different processes, (a) standard passivation process A, (b) improved passivation process B, and (c) improved passivation process C

影响得到了有效抑制,但是界面仍存在一定数量的界面态陷阱;经改进工艺C制备的器件,则界面特性获得显著改善,界面固定电荷面密度进一步降低,HgCdTe表面接近平带状态无明显表面沟道漏电流.

此外,界面态陷阱数量也大幅减小,有效提高了器件的稳定性。不同栅电压作用下器件反向特性出现了显著的变化,同时对器件 R_0A 也产生一定的影响。对标准工艺和改进工艺B制备的器件施加较大的正栅压后,器件 R_0A 减小,而采用改进工艺C制备的器件 R_0A 则未随栅压发生明显地变化。

致谢

笔者由衷地感谢红外探测器中心材料部为实验提供了高质量的HgCdTe薄膜样品,感谢器件部各工段在制备相关实验器件过程付出的辛勤努力和卓有成效的工作。

References

- [1] Wenus J, Rutkowski J, Rogalski A. Surface leakage current in HgCdTe photodiodes [C]//Proc. of SPIE, 2002, **4650**: 250 – 258.
- [2] Kumar V, Pal R, Chaudhury P K, et al. A CdTe passivation process for long wavelength infrared HgCdTe photo-detectors[J]. Journal of Electronic Materials , 2005, **34**(9) : 1225 – 1229.
- [3] Lee M Y, Lee H C. Novel surface treatment of HgCdTe using hydrazine [C]//Proc. of SPIE, 2004, **5406**: 821 – 828.
- [4] Wang Ni-Li, Liu Shi-Jia, Lan Tian-Yi, et al. The Interfacial Properties of AOF/ZnS and LWIR Bulk HgCdTe Materials By MIS Structures [C]//Proc. of SPIE, 2012, **8419**: 84191D -1-84191D-5.
- [5] Yuan Hao-Xin, Tong Fei-Ming, Tang Ding-Yuan. Electrical properties of p-type HgCdTe/ZnS interfaces[J]. Optical Engineerin , 1993, **32**: 608 – 612.
- [6] Vishnu Gopal. Variable-area diode data analysis of surface and bulk effects in HgCdTe photo-detector arrays [J]. Semicond. Sci. Technol , 1994, **9**:2267 – 2271.
- [7] Xu Jing-Jie, Zhou Song-Min, Chen Xing-Guo, et al. Improvement of CdTe passivation by vacuum evaporation on HgCdTe infrared focal plane arrays [C]//Proc. of SPIE, 2012, **8419**:84192D-1-84192D-6.
- [8] Xie Xiao-Hui, Hua Hua, Qiu Guang-Yin, et al. Study of the Characteristics of VLWIR HgCdTe photovoltaic detectors in Variable-area Diode Test Structures [C]//Proc. of SPIE, 2011, **8193**:819335-1-819335-7.
- [9] Xie Xiao-Hui, Liao Qing-Jun, Zhu Jian-Mei, et al. Surface treatment effects on the I-V characteristics of HgCdTe LW Infrared photovoltaic detectors[C]//Proc. of SPIE, 2012, **8419**:84191G-1-84191G-5.
- [10] Dhar V, Bhan R K, Ashokan R, et al. Quasi-2D analysis of the effect of passivant on the performance of long-wavelength infrared HgCdTe photodiodes [J]. Semicond. Sci. Technol , 1996, **11**:1302 – 1309.
- [11] Rutkowski J, Wenus J, Gawron W, et al. Gate-controlled narrow band gap photodiodes passivated with RF sputtered dielectrics[C]// Opto-Electronics Review, 1999, **7**(2) : 97 – 101.
- [12] Kim Y H, Bae S H, Lee H C, et al. Surface leakage current analysis of ion implanted ZnS-Passivated n-on-p HgCdTe diodes in weak inversion [J]. Journal of Electronic Materials , 2000, **29**(6) : 832 – 836.
- [13] YING Ming-Jiong. Research of passivation technology of PV $Hg_{1-x}Cd_xTe$ surfaces: A two-layer combination of an anodic sulfidization with a deposited Zns[J]. Laser&Infrared (应明炯. 光伏碲镉汞表面钝化技术研究:用阳极硫化/硫化锌复合钝化碲镉汞表面. 激光与红外), 1994, **23**(6) :33 – 36.
- [14] YUAN Hao-Xin, TONG Fei-Ming, TANG Ding-Yuan. Experimental and theoretical investigations of surface channel leakage current in $Hg_{1-x}Cd_xTe$ N⁺-P gate-controlled photodiodes [J]. J. Infrared Millim. Waves(袁皓心, 童斐明, 汤定元. $Hg_{1-x}Cd_xTe$ N⁺-P 栅控二极管表面沟道漏电的理论和实验研究. 红外与毫米波学报), 1992, **11**(1) :11 – 20.
- [15] Kim J S, Song J H, Su S H. Electrical Properties of ZnS, CdTe/HgCdTe Interfaces Evaporated from Effusion Cell in UHV Chamber [C]//Proc. of SPIE, 2000, **4130**:816 – 822.
- [16] LI Xiong-Jun, HAN Fu-Zhong, LI Dong-Sheng, et al. A Study of Interface Electrical Characteristics for MW HgCdTe/ Passivation Layer[J]. Infrared Technology(李雄军, 韩福忠, 李东升, 等. 中波碲镉汞/钝化层界面电学特性研究. 红外技术), 2015, **37**(10) :868 – 872.

(上接第 279 页)

- [3] FENG Zhe Chuan (ed.). III-Nitride Semiconductor Materials [M]. London: Imperial College Press , 2006 , 422pp.
- [4] Clement M, Vergara L, Sangrador J, Iborra E, et al. SAW characteristics of AlN films sputtered on silicon substrates [J]. Ultrasonics , 2004, **42** : 403.
- [5] Bjurström J, Wingqvist G, Katardjiev I. Synthesis of textured thin piezo-electric AlN films with a nonzero c-axis mean tilt for the fabrication of shear mode resonators [J]. IEEE Trans. Ultrason. Ferroelectr. Freq. Control , 2006 , **53** : 2095.
- [6] ZHANG Qi-Chu, SHEN Y G. High performance W-AlN cermet solar coatings designedby modelling calculations and deposited by DC magnetron sputtering [J]. Sol. Energy Mater. Sol. Cells , 2004, **81** : 25.
- [7] ZHAO Shu-Xi, Wäckelgård E. The optical properties of sputtered composite of Al-AlN[J]. Sol. Energy Mater. Sol. Cells , 2006, **90**(13) : 1861.
- [8] MENG Jian-Ping, LIU Xiao-Peng, FU Zhi-Qiang, et al. Thermal stability of AlN films prepared by ion beam assisted deposition [J]. Applied Surface Science , 2015 , **347** : 109.
- [9] Motamedi P, Cadien K. Structural and optical characterization of low-temperature ALD crystalline AlN [J]. Journal of Crystal Growth , 2015 , **421**:45.
- [10] Blanckenhagen B. V, Tonova D. and Ullmann J. Application of the Tauc-Lorentz formulation to the interband absorption of optical coating materials. [J]. Appl. Opt. , 2002, **41**:3137.
- [11] Hilticker J. N, Singh N, Tiwald T, et al. Survey of methods to characterize thin absorbing films with Spectroscopic Ellipsometry [J]. Thin Solid Films , 2008 , **516**:7979.
- [12] Nepal N, Li J, Nakarmi M L, et al. Temperature and compositional dependence of the energy band gap of AlGaN alloys [J]. Appl. Phys. Lett. , 2005 , **87**:242104.