

文章编号:1001-9014(2012)03-0243-05

DOI:10.3724/SP.J.1010.2012.00243

光子计数激光雷达时间-数字转换系统

侯利冰, 郭颖, 黄庚华, 舒嵘*

(中国科学院上海技术物理研究所 空间主动光电技术与系统实验室, 上海 200083)

摘要:时间测量系统在激光雷达中主要用于激光脉冲飞行时间的测量,其性能直接影响着激光雷达的各项指标。基于FPGA设计了一种应用于光子计数激光雷达的时间-数字转换(Time-to-Digital Converter, TDC)系统,利用延迟线内插在FPGA内部实现了高精度的时间测量,通过实验分析,研究了TDC系统的性能及其应用于光子计数激光雷达后的效果。实验结果表明,TDC系统的时间分辨率达到29 ps,测时精度37 ps,能够实现9通道的高精度事件计时功能,用于光子计数激光雷达后,整个激光雷达系统的测时精度为421 ps,达到6.3 cm的距离测量精度,能够实现高精度高分辨率的激光三维成像。

关 键 词:时间-数字转换系统; 延迟线内插; 光子计数; 激光雷达

中图分类号:TN958.98 文献标识码:A

A time-to-digital converter used in photon-counting LIDAR

HOU Li-Bing, GUO Ying, HUANG Geng-Hua, SHU Rong*

(Laboratory of Space Active Electro-Optical Technology and Systems, Shanghai Institute of Technical Physics, Chinese Academy of Sciences, Shanghai 200083, China)

Abstract: Timing system was used to measure the time-of-flight(TOF) of laser pulse in light detection and ranging(LIDAR). Performance of a LIDAR system is directly influenced by the properties of the timing system. A time-to-digital converter (TDC) based on FPGA was designed for photon-counting LIDAR. By integrating the delay line interpolation into FPGA, the designed TDC could measure the TOF with fine accuracy and resolution. The performance of the TDC and its application in photon-counting LIDAR were analyzed and studied experimentally. Event-timing of 9 channels was implemented with this TDC, with a resolution of 29 ps and a timing-accuracy of 37 ps. Using a LIDAR system equipped with the TDC, three-dimensional imaging can be realized with time accuracy of 421 ps and 6.3 cm resolution in space.

Key words: time-to-digital converter; delay line interpolation; photon-counting; LIDAR

PACS: 42.79. Qx

引言

光子计数激光雷达(Photon-Counting LIDAR)采用高重频、低能量的激光器和灵敏度极高的单光子探测器(一般为PMT或GM-APD),充分利用了回波信号中的能量(单光子级别),通过对回波光子事件的计数和相关处理,从而在背景噪声和暗计数中将真实的数据提取出来^[1],其优点是能够以较低的激光脉冲能量获取远距离空间目标的距离信息,大大简化了激光雷达系统。

目前,绝大多数激光雷达采用时间间隔测量的

方式来确定主波和回波的相对位置,记录的时间信息是相对值。商用的时间间隔测量ASIC芯片已经较为成熟,在本实验室先前的研究工作中,利用ASIC芯片TDC-GPX实现了用于光子计数的时间间隔测量系统,其分辨率达到27 ps,测时精度80 ps^[2]。

商用ASIC芯片价格昂贵,可配置性差,扩展性不强,能够测量的通道数和回波数有限,难以满足多通道多回波的光子计数需求。

近年来,国际上已经有人采用延迟线内插技术在FPGA内部实现了高精度的时间测量系统,采用

收稿日期:2011-08-20,修回日期:2012-01-20

Received date: 2011-08-20, revised date: 2012-01-20

基金项目:国家973计划资助(2009CB724004);上海技术物理研究所创新专项项目资助

Foundation item: Supported by 973 Foundation of China(2009CB724004); Innovation Foundation of Shanghai Institute of Technical Physics

作者简介:侯利冰(1986-),男,陕西岐山人,博士生,主要研究领域为三维成像激光雷达。E-mail:hlb4100@163.com.

* 通讯作者:E-mail:shurong@mail.sitp.ac.cn.

该方案有着结构简单、时间分辨率高、精度高、动态范围大、成本低、全数字化、可移植性和可扩展性强等优点，接近甚至在某些方面优于 TDC-GPX 的性能。文章重新设计了光子计数激光雷达的时间测量系统，利用抽头延迟线内插技术在 FPGA 内部实现了多通道高精度 TDC，将 TDC-GPX 对时间间隔的测量转换为对单个事件的计时，增强了系统的测时能力。实验结果表明，本系统用于光子计数激光雷达后能够达到 6.3 cm 的测距精度，满足高精度三维成像的需求。

1 抽头延迟线技术测时原理

用于精确时间测量的方法主要有：直接计数法，时间扩展法（Time interval stretching），时幅转换法（Time-to-amplitude），游标卡尺法（Vernier method），抽头延迟线技术（Tapped delay line），差分延迟线技术（Differential delay line）^[3]。文章的 TDC 系统就是在 FPGA 内部构建了抽头延迟线，利用抽头延迟线测时的基本原理如图 1 所示。

图 1 中，抽头延迟线主要由延迟时间为 τ 的基本延时单元和触发器（FF）构成，测时原理如下：Start 信号在延迟线内部传输，当 Stop 信号到来时，各个触发器将经过延迟后延迟线上的每个节点的数据记录下来，在记录的数据中，如果第 N 个触发器的输出为‘1’，而第 $N+1$ 个触发器的输出为‘0’，那么 Start 信号与 Stop 信号的时间间隔可 $T = N\tau$ 由求出。可见抽头延迟线法测时的本质就是 Stop 信号对传输到延迟线上各个节点的 Start 信号的采样。

2 在 FPGA 内实现 TDC 系统

文章中的实验系统在 Xilinx Virtex-4 LX80 FPGA 内部的实现了延迟线内插。Xilinx Virtex-4 LX80 系列 FPGA 的基本逻辑单元是 CLB（Configurable Logic Blocks），每个 CLB 中有 4 个 SLICE，在 FPGA 内排成两列，抽头延迟线就是基于 SLICE 的内部结




图 1 抽头延迟线基本结构

Fig. 1 Configuration of Tapped delay line

构来实现的。

为了获取最高的时间分辨率，TDC 系统以单个 SLICE 内部的 MUX 为主要延迟器件，将一个 SLICE 分成两个延迟单元，由于 FPGA 内部结构的限制，延迟单元分布的一致性和均匀性相对于以单个 SLICE 为延迟单元差一些，但是由于分辨率的提高，系统的绝对线性度和测时精度会得到提升，宏观尺度上的线性度仍然良好，这一点会在下文中详细讨论。

在 FPGA 内实现的 TDC 系统的本质是将图 1 中的 Stop 信号替换为时钟信号，实现对 Start 信号的高精度时间采样。通过一个时钟信号驱动的计数器来进行信号到达时间的“粗测量”，利用抽头延迟线来进行一个时钟周期以内的“精测量”，抽头延迟线记录下的数据经过编码器编码后，与计数器的结果一同输入 FPGA 内置的 FIFO，供外部读出，该系统的结构如图 2 所示。这里设计的 TDC 系统的测量范围能够达到约 33 ms，死时间 24 ns，通过软件处理或扩展计数器可进一步扩展系统的测量范围。

3 TDC 系统性能分析

3.1 系统分辨率

系统的分辨率由 FPGA 中单个延迟单元的延迟时间决定，按照时间测量系统的工作原理（图 3），信号的到达时刻为 $t_{sig} = T_{CLK} \cdot Counts_{coarse} - N\tau$ ，延迟线实际上是将外部计数器的一个时钟周期等分成了多个小的延迟单元，每个单元的延迟时间 τ （即抽头时间间隔）就代表了系统的时间分辨率。

为了测量系统的分辨率，系统设计中将延迟线的长度大大扩展，使其延迟时间远超过 FPGA 内部时钟周期 $T_{125\text{MHz}}$ ，这样，就能在延迟线内部捕获到经过时间 $T_{125\text{MHz}}$ 后，所需测量的信号走过的 LSB 的个数 N_T ，进而算出系统分辨率。分辨率测试以 Agilent




图 2 基于 FPGA 的 TDC 系统结构图

Fig. 2 Block diagram of TDC based on FPGA




图3 时间测量系统工作原理

Fig. 3 Principle of TDC

81150A 信号发生器为信号源,将其一路输入 TDC 系统的一个通道上,测量了 18192 个数据, N_t 的平均值 \bar{N}_t 为 269.829877,由此可求出系统的分辨率为

$$t_{res} = \frac{T_{125 \text{ MHz}}}{\bar{N}_t} = 29.648311 \text{ ps} . \quad (1)$$

文章按照以上方法标定了所有 9 个通道的分辨率,结果表明各个通道之间延迟线长度的差异不超过 1 个 LSB.

3.2 系统测时精度和误差

系统测时精度的标定利用了两根不同长度的线缆,测量出两根线缆对同一信号延迟后的时间差。测量结果如图 4 所示,两者的时间间隔为 218.647674 ps,系统测时的标准差为 37.016791 ps,数据总体上分布在 0.15 ~ 0.3 ns 这个范围内。

在本系统中,影响测时精度的因素主要有:(1)系统外部参考晶振的精度;(2)FPGA 内部倍频后时钟的精度以及时钟走线的差异性;(3)电路板供电系统的电压稳定性;(4)器件工作温度的影响^[4]。文章在 TDC 系统的设计过程中,在硬件上利用各种针对性的设计来最大限度的降低了晶振、供电系统、工




图4 TDC 系统测时精度

Fig. 4 Timing accuracy of TDC

作温度对系统精度的影响,此时,时间测量精度的主要误差来源于倍频后的时钟精度和 FPGA 内部时钟走线的差异。

3.3 系统线性度

文章以 100 ps 为步进量,将不同时间间隔的两路信号输入 TDC 系统的两个通道,实验测量了 0 ~ 50 μs 内的 26 组数据。

数据的拟合方程为 $y = 0.9999999x - 7.4765468$,表明系统在 0 ~ 50 μs 范围内线性度良好。由于不同测时通道的信号在电路板上和 FPGA 内走线长度不同,因此拟合方程中存在 7.5 ns 的固定偏差。

事实上,根据测时系统的结构,一个时钟周期内的线性度即可代表整个系统精测量的线性度;粗测量的线性度只和倍频后的时钟精度有关。

为了进一步确定 TDC 系统时间精测量的非线性误差,文章引入差分非线性(Differential nonlinearity, DNL)和积分非线性(Integral nonlinearity, INL)两个指标来描述系统性能。利用文献^[5]中的方法,文章测量了 TDC 系统的 DNL 和 INL,结果如图 5 和图 6 所示。

图 5 中,DNL 曲线有着明显的跳动,这主要是由于将单个 CLB 细分成 4 个延迟单元后延迟时间的不均匀性所造成的,在图 6 中表现为一个 CLB 中 4 个延迟单元的 Counts 值的周期性变化;在 INL 曲线上,存在 3 个明显的跃变过程,分别在 Bin 106、Bin 170 和 Bin 234 上,在图 6 中表现为这 3 个位置上不符合规律的 Counts 异常峰值,通过后面分析可知在 Bin 42 还应存在一个不是很明显的跃变。为此,文章进一步分析了 TDC 系统在 FPGA 的内部走线,结果表明,由于 FPGA 内部全局时钟网络采用了树状走线的方式,在两个分支末端的时钟信号会在




图5 TDC 系统时间精测量的线性误差曲线

Fig. 5 Nonlinearity of fine time measurement in TDC




图 6 随机信号在延迟线中的分布

Fig. 6 Distribution of random signals in the delay line




图 7 改进布线后的 INL 曲线

Fig. 7 INL after rearrangement of circuit

时序上产生较大的差异,从而增大了这两个位置上延迟单元的误差,可见利用 FPGA 实现基于抽头延迟线的高精度时间测量,其主要的非线性误差来源于时钟信号在 FPGA 内部分布的不均匀性,解决该问题的一个方法是通过约束使时钟信号的分布尽可能的均匀. 图 7 是改进布线后的 INL 曲线,将原有的 3 个明显的跃变峰减少成了两个,证实了理论分析. 然而,受FPGA内部结构的限制,想要完全消除时钟信号的不均匀性是不现实的,为了进一步降低非线性误差,可以考虑提高系统时钟频率或采用软件校正^[6]等方法.

4 时间测量系统用于光子计数激光雷达效果分析

为了测试 TDC 系统实际用于光子计数激光雷达的性能,文章进行了对外测距和三维成像实验. 实验装置的结构如图 8 所示,采用波长 532 nm,重复频率 10 kHz 的激光光源,利用 Perkin Elmer SPCM 单光子探测模块来接收激光雷达的回波信号.




图 8 光子计数激光雷达系统结构图

Fig. 8 Structure of the photon-counting LIDAR system

在测距实验中,目标距离约为 40 m,测量的结果如图 9 所示. 图 9(a)是回波光子的时间分布点云图,可以看到在 267.381 ns 处有一条明显的直线,线上的点就代表目标所处的真实距离 40.10715 m. 图 9(b)是回波光子在真实距离处的累积分布图,分布的标准差为 0.421 ns,对应的距离测量精度为 6.3 cm. 激光雷达系统测距的标准差远大于时间测量系统,误差主要来源于激光的脉宽和探测器的时间分辨率. 文章采用的激光器脉宽为 0.6 ns,脉宽时间内




图 9 回波光子时间分布:(a)点云分布图,(b)回波累积分布图

Fig. 9 Time distribution of echo photons (a) distribution of point cloud, (b) distribution of histogram

的任意一个光子都可能会触发探测器,此外,实验中用到的SPCM光子探测模块时间分辨率约为0.3 ns,这两项误差都远大于时间测量系统37 ps的测时误差,可见通过改进激光器和探测器,系统的性能还有很大的提升空间,能够实现更高精度的三维成像。

图10是光子计数激光雷达对40 m外的建筑物扫描后的三维图像,不同颜色代表不同的距离。墙壁和窗户框架的距离约为11 cm,根据三维图像可以明显的分辨出墙壁和窗户框架,因此可以认为其距离分辨能力在11 cm以下,能够实现目标的高分辨率成像。

5 结论

文章研制的TDC系统,实现了高精度高分辨率




图10 光子计数激光雷达分辨率实验:(a)成像目标,(b)目标三维点云图

Fig.10 Resolution of the photon-counting LIDAR: (a) Target board, (b) Three-dimensional point cloud image of the target

的时间测量,能够取代TDC-GPX等商用时间间隔测量芯片,已经成功应用于光子计数激光雷达,满足激光雷达三维成像的需求。

实验结果表明,TDC本身和光子计数激光雷达系统的性能还有很大的提升空间。造成TDC测时误差的主要因素是FPGA内部时钟走线的布局,在后续的工作中,将定量地研究温度和FPGA内部走线对测时精度的影响,采用软件校正等方法提高TDC系统性能;同时,还需要进一步扩展TDC系统的可测通道数,并采用更窄脉宽的皮秒激光器与更高性能的单光子探测器来提升光子计数三维成像激光雷达性能。

致谢 感谢中国科学技术大学快电子学实验室刘树彬教授等人在本文相关工作中给予的帮助和支持。

REFERENCES

- [1] John J Degnan. Design and performance of a 3-D imaging, photon-counting, microlaser altimeter operating from aircraft cruise altitudes under day or night conditions [C]. Proceedings of SPIE, Vol. 4546, 2002: 1–10.
- [2] ZHU Lei, HUANG Geng-Hua, OUYANG Jun-Hua, et al. Study on time interval measurement system in photon counting imaging LIDAR [J]. *J. Infrared Millim. Waves* (朱磊, 黄庚华, 欧阳俊华, 等. 光子计数成像激光雷达时间间隔测量系统研究. 红外与毫米波学报), 2008, 27(6): 461–464.
- [3] Jozef Kalisz. Review of methods for time interval measurements with picoseconds resolution [J]. *Metrologia*, 2004, 41: 17–32.
- [4] Ryszard Szplet, Jozef Kalisz. Interpolating time counter with 100 ps resolution on a single FPGA device [J]. *IEEE Transactions on Instrumentation and Measurement*, 2000, 49(4): 879–883.
- [5] Kalisz J, Pawłowski M, Pelka R. Error analysis and design of the Nutt time-interval digitiser with picosecond resolution [J]. *J. Phys. E: Sci. Instrum.*, 20, 1987: 1330–1341.
- [6] Jinzhong Wang, Shubin Liu, Qi Shen, et al. A fully fledged TDC Implemented in Field-Programmable-Gate-Arrays [C]. 16th IEEE-NPSS Real Time Conference, 2009: 290–294.