

文章编号: 1672-8785(2016)05-0017-05

# 基于 FPGA 的红外焦平面驱动和采集逻辑设计

沈 金

(上海交通大学电子信息与电气工程学院, 上海 200240)

**摘 要:** 利用 ALTERA 公司生产的 CyconeIV FPGA 实现了非制冷型红外焦平面的时序驱动以及视频采集和温度采集的逻辑设计。将设计好的逻辑模块封装成了两个外设控制器, 并将其作为 Nios II 处理器的外设而挂接在了 Avalon 总线上。本逻辑设计已经应用在实际产品当中, 并具有占用逻辑资源少、功耗低、时序稳定可靠以及针对不同焦平面而易于移植等优点。

**关键词:** FPGA; VTEMP; 探测器; 红外焦平面

**中图分类号:** TN216 **文献标志码:** A **DOI:** 10.3969/j.issn.1672-8785.2016.05.004

## Logic Design of Infrared Focal Plane Driver and Acquisition Based on FPGA

SHEN Jin

(School of Electronic Information and Electrical Engineering,  
Shanghai Jiao Tong University, Shanghai 200240, China)

**Abstract:** The logic design of timing driving, video acquisition and temperature acquisition is realized for an uncooled infrared focal plane by using a CyconeIV FPGA from Altera Corporation. The logic module is packaged into two peripheral controllers which are connected to the Avalon bus as the peripherals of a Nios II processor. This logic design has been used in actual products. It has the advantages of less logical resource, lower power consumption, stable time sequence and easy portability for different focal planes.

**Key words:** FPGA; VTEMP; detector; infrared focal plane

## 0 引言

红外热成像技术是一种通过探测目标的红外辐射, 并利用目标的热分布进行成像的高新技术。目前, 该技术在军民领域都已经得到了极为广泛的应用。其中, 近些年研制成功的非制冷型红外焦平面阵列具有非常大的优势。比如, 它无需使用复杂且昂贵的制冷机系统, 使成本

得到了缩减; 大规格焦平面阵列无需使用扫描系统, 使可靠性得到了大幅提升; 具有体积小、质量轻、功耗低等优点, 使设备的便携性变得更强。这些特性加快了红外热像仪的普及步伐。当前, 非制冷型红外焦平面阵列技术发展迅猛, 其各项技术指标也在不断提升, 这极大地拓展了红外热像仪的应用市场。目前, 国内外厂家都

收稿日期: 2016-03-31

作者简介: 沈金(1983-), 男, 湖北黄冈人, 工程硕士, 主要从事红外热成像技术研究。

E-mail: hgshenjin@163.com

在争相进入红外热成像领域。国内多家专业红外热像仪厂家生产的热像仪的性能已经可以与国外 FLIR 等大厂相媲美。而小型化的手持式或头戴式设备则对功耗和仪器体积提出了极高的要求。当前,国内许多厂家在这一方面做得还不够,其中有的方案比较陈旧,有的方案虽先进但不注重优化。该现状会导致系统功耗和体积偏大。本文以低功耗 CyconeIV FPGA 作为主平台来搭建系统,在 FPGA 占主要功耗的情况下,通过降低逻辑模块的工作主频和减少系统占用的逻辑资源来降低功耗。由于仪器的体积主要受 PCB 电路板面积的制约,高效简洁的电路既可减小电路板的面积,又可节省 BOM 表的成本,因而显得颇有意义。本文在充分理解探测器芯片特点的基础上,通过合理设计采集逻辑成功地省掉了一块用于采集温度的 ADC 芯片。

## 1 关键器件简介

本文选用法国 ULIS 公司生产的 UL04472 型非晶硅微测辐射热计红外焦平面阵列。该探测器具有功耗低、灵敏度高、一致性好等优点。目前,这款探测器在国内主要用于高端热像仪,其主要特性如下:(1)分辨率为  $640 \times 480$ , 帧率为 50 Hz, 模拟输出;(2)像元间距为  $17 \mu\text{m}$ , 工作在长波红外波段;(3)噪声等效温差  $\leq 60 \text{ mK}$ ;(4)功耗  $< 170 \text{ mW}$ ;(5)偏置电源  $V_{rms} < 100 \mu\text{V}$ ;(6)无制冷器。

## 2 时序逻辑设计

### 2.1 整体设计简介

以低功耗、低成本、小型化以及逻辑可移植性为出发点,我们重新设计了探测器时序驱动和视频采集逻辑。

本时序模块主要由 Timming ctrl 和 Serial bus ctrl 两个模块组成。其中, Timming ctrl 模块主要负责 UFPA 的时序驱动以及有效视频和 vtemp 数据(焦平面内部温度监测)的采集工作;作为探测器的配置总线, Serial bus ctrl 模块主要负责内部寄存器的配置工作,使探测器工作在一个最佳状态下。图 1 为顶层系统框图。




图 1 顶层系统框图

### 2.2 Serial bus 控制器设计

UL04472 探测器的内部配有用于设置探测器工作状态(如增益 GAIN、视频分辨率、VTEMP 输出模式和积分时间选择等)的 83 bit 静态寄存器。寄存器的配置是通过 Serial bus 实现的。总线由时钟和数据组成。探测器芯片手册给出了图 2 所示的时序图。可以看出, Serial dat 空闲时为低, 第 1 bit 为 start 位, 并产生一个高电平脉冲。数据位在 start 位置位后开始计数, 并在 MC 的上升沿变化; 低电平期间保持稳定; 传输完成后, 总线置低回到空闲态。

本控制器是 NIOSII 处理器众多外设中的一个, 并作为处理器的从设备挂载在 Aavlon 总线上。控制器的时钟和复位信号与 Aavlon 总线分开。总线采用较高的系统时钟; 外设采用低速时钟, 这样可以减少逻辑资源开销, 从而降低系统功耗。在逻辑设计过程中, 需要处理有关异步时




图 2 Serial bus ctrl



图 3 Serial bus 控制器




图 4 Serial bus 仿真波形




图 5 探测器的时序图

钟域的问题。图 3 为控制器的功能框图。

探测器内部包含 83 bit 静态寄存器，上电需要配置。83 bit 配置数据分别由 serdat\_l、serdat\_m 和 serdat\_h 三个寄存器存储。NOISII 处理器通过 Avalon 总线写入配置数据。设计中，用一个 always 块进行移位计数，将数据一位位地发送到 m\_data\_out 引脚上，最后完成配置数据的发送。m\_data\_out 信号在 m\_clk 的上升沿变化，探测器在 m\_clk 的下降沿采集信号。仿真时序完全符合探测器 Serial bus 的时序要求。图 4 所示为 Modelsim 仿真波形。

其中异步时钟域同步的模块逻辑如下：

```
p_v pv_start (clk, reset_n, (write & cmd_sel &
writedata [0] & (~ start)), m_clk, m_reset_n, ser-
dat_buff_ld, start);
```

其工作原理是，标志位 start 在 serdat\_buff\_ld 信号置位时清零，表示 serial bus 时钟域的发送器已经将 avalon 总线写入的寄存器数据更新到了 buffer 寄存器；在写入寄存器之前，软件驱动程序通过读取 status (start 的反) 标志位的状态，就能判断是否可以写入寄存器。若读取到 1，则表示可写；若读取到 0，则表示需要等待。这样就做到了跨时钟域的同步。

### 2.3 探测器的 timing 控制器和视频采集逻辑设计

图 5 所示为探测器手册给出的时序关系。逻辑设计必须严格按照规定的时序图进行。

芯片手册要求探测器的时钟 MC 的最大频率为 19.3 MHz，探测器的分辨率为 640×480，帧




图 6 INT 信号、MC 和 RESET 信号的时序图




图 7 视频像素采集的时序图




图 8 vtemp 信号采集的时序图




图 9 vtemp 采集和有效视频的对应关系图




图 10 vtemp 读取时刻的放大图

率为 50 Hz，那么最小的时钟频率为 15.36 MHz (640×480×50)。由于所有的时序产生都是基于 MC 的计数来实现的，所以设计中 MC 的精度必须得到保证。本设计中，MC 的频率为 18 MHz，占空比为 50%，由 FPGA 内部的 PLL 产生；每个 MC 读出一个 pixel。积分信号 INT 的要求如下：高有效；每行都必须有个积分信号， $15 \text{ MC} \leq \text{INT} \leq H \text{ MC}$ ，积分周期必须大于等于  $17 + H$  个 MC；INT 只能在 MC 的上升沿且 RESET 为低电平期间改变。复位信号 RESET 的要求如下：必须在 MC 的上升沿改变；每一帧只产生一个 RESET 信号；RESET 的跳变只能发生在 INT 的低电平期间，而且 RESET 的上升沿必须在 INT 下降沿的 15 个 MC 之后产生。图 6 所示为 INT 信号、RESET 信号和 MC 的时序关系的仿真波形。

每一行的 vedio 信号在 INT 结束完的 18.5 个 MC 后开始有效，其宽度为 640 个有效像素。sof 信

号表示一帧的起始，eof 信号表示一帧的结束。sof 到 eof 之间，data\_valid 有效，表示有效视频区间。data\_valid 可以用作将后续视频传输至 FIFO 的写使能信号。图 7 所示为仿真波形。根据探测器规格书，vtemp 信号有两种输出方式：(1) 专门的 vtemp 输出引脚；(2) 叠加在 vedio 信号上，具体为两个有效行间的空隙。本设计采用第二种方式来读取 vedio 信号上的 vtemp，并共用视频的 ADC 芯片来采集 vtemp 信号。通过减少一块 AD 芯片，不仅可以降低不少 BOM 表的成本，而且还可以节省 PCB 板的面积。图 8 为仿真时序图。

#### 2.4 功能测试和验证

在 modelsim 仿真正确的基础上，我们进行了实际的板级验证。图 9 为示波器抓拍的 vtemp 采集和有效视频的对应关系图。图 10 为 vtemp

```

u104472 SHELL-> vtemp
VTEMP Data = 1424 (5156) CHIP
u104472 SHELL-> vtemp
VTEMP Data = 1426 (5158) CHIP
u104472 SHELL-> vtemp
VTEMP Data = 1425 (5157) CHIP

```

图 11 采集到的 vtemp 数据



图 13 非均匀性校正前的图像

```

u104472 SHELL-# snap 0x16000000 1
Starting to snap frames(1) => 0x16000000 ...
Total Bytes = 614400

u104472 SHELL-# d 0x16000000 100
[16000000] E3 32 00 33 28 33 DF 32 C3 32 D9 32 29 33 2D 33
[16000010] 18 33 16 33 31 33 F4 32 CB 32 C8 32 28 33 62 33
[16000020] 59 33 50 33 55 33 3E 33 3A 33 4D 33 3C 33 FF 32
[16000030] 62 33 80 33 67 33 61 33 7B 33 36 33 34 33 47 33
[16000040] 45 33 48 33 36 33 37 33 70 33 11 33 C5 32 6E 32

```

图 12 采集到的视频原始灰度数据



图 14 非均匀性校正后的图像

读取时刻的放大图。其中,蓝色表示探测器的模拟视频输出信号,黄色表示逻辑中 vtemp 采集时刻的标志位信号。可以看出,采集时刻刚好落在两行有效视频区间,而且采集位置可以通过配置寄存器实时修改,操作起来非常灵活。

在 shell 命令行下输入 vtemp 命令,可以实时采集到 vtemp 信息,如图 11 所示。通过执行 snap 命令可以采集一帧的原始灰度数据并将其送至内存。本探测器的分辨率为  $640 \times 480$ , 视频 ADC 为 14 位,每个点用两个字节存储,得出的一帧图像的数据长度为 614400 Byte ( $640 \times 480 \times 2$ )。若换成  $384 \times 288$  探测器,则一帧图像的数据长度为 221184 Byte ( $384 \times 288 \times 2$ )。图 12 所示为实际抓获的视频数据。图 13 和图 14 分别为非均匀性校正前后的视频图像。可以看出,基于新设计的逻辑能够很好地采集视频数据。另外,功耗部分也有一定的下降。改进后的系统功耗由原先的  $\geq 2$  W 减至 1.7 W 左右。

### 3 结束语

本文介绍了 UL04472 非致冷型红外探测器的驱动时序以及视频和 vtemp 采集的逻辑设计。

先在 modelsim 上进行了功能仿真,然后进行了实际的板级测试。实验结果表明,本设计能够可靠地驱动探测器,并能稳定地采集视频数据和探测器温度信息。在设计逻辑模块时,考虑了不同探测器的适应性。只需改变入口参数,就可将其用于  $384 \times 288$  和  $320 \times 256$  等不同规格的探测器,因此具有较强的适应性。所有的时序模块用作 Avalon 总线的从设备,模块内部的控制逻辑时钟独立于总线时钟。这样不仅可以减小整个逻辑设计的资源开销,而且还可以降低系统功耗。温度信息 vtemp 值的读取区别于传统的独立 AD 采集设计。本设计中, vtemp 取自两行视频的间隔区间,并同视频采集共用一个 ADC 芯片,从而降低了实际的电路成本和布板面积。文中提到的设计思想贯穿于整个系统设计的每一个子模块,并且在降低系统功耗和资源占用率方面效果显著。

### 参考文献

- [1] ULIS. UL04472-051 640×480 LWIR Uncooled Microbolometer [EB/OL]. [www.ulis-ir.com/index.php?infrared-detector=17-m-640x480e](http://www.ulis-ir.com/index.php?infrared-detector=17-m-640x480e), 2015.

(下转第 26 页)