

文章编号: 1672-8785(2025)10-0052-07

碲化锌缓冲层对分子束外延硅基碲化镉外延层的影响

张 添 姜梦佳 孙宏利 管崇尚 李 震
王 丹 折伟林 谭 振

(中国电子科技集团公司第十一研究所, 北京 100015)

摘 要: 复合衬底层是硅基碲镉汞材料中重要的缓冲层, 改变了复合衬底层中碲化锌缓冲层的外延方式。通过使用分子束外延设备直接生长碲化锌层的方式制备复合衬底, 并通过调节衬底温度寻找更适合直接外延法的工艺。结合扫描电子显微镜(Scanning Electron Microscopy, SEM)、反射高能电子衍射仪(Reflection High-Energy Electron Diffractometer, RHEED)和白光干涉仪等表征方式探究了不同衬底温度、缓冲层厚度、外延方式对材料半峰宽、晶相偏角、粗糙度、RHEED 图像和位错密度的影响。结果表明, 较厚的碲化锌缓冲层对材料位错密度的降低有一定改善, 位错密度降低了一个数量级。通过先外延低温种子层, 再外延碲化锌的方式, 可以有效降低晶向的偏移, 并获得更低的粗糙度。

关键词: 碲化锌; 复合衬底; 硅基碲镉汞; 分子束外延

中图分类号: TN215 **文献标志码:** A **DOI:** 10.3969/j.issn.1672-8785.2025.10.005

Effect of ZnTe Buffer Layer on Si-Based CdTe Epitaxial Layers Grown by Molecular Beam Epitaxy

ZHANG Tian, JIANG Meng-jia, SUN Hong-li, GUAN Chong-shang, LI Zhen,
WANG Dan, SHE Wei-lin, TAN Zhen

(The 11th Research Institute of China Electronics Technology Group Corporation, Beijing 100015, China)

Abstract: The composite substrate layer, a crucial buffer layer in Si-based HgCdTe materials, changes the epitaxial growth method of the ZnTe buffer layer within the composite substrate. The composite substrate is prepared by directly growing the ZnTe layer using a molecular beam epitaxy system. The substrate temperature is then adjusted to identify a process more suitable for direct epitaxy. Scanning electron microscopy (SEM), reflection high-energy electron diffractometer (RHEED), and white-light interferometry are used to investigate the effects of varying substrate temperature, buffer layer thickness, and epitaxial growth method on the material's full width at half maximum (FWHM), phase deviation angle, roughness, RHEED patterns, and dislocation density. The results show that a thicker ZnTe buffer layer significantly reduces the dislocation density by an order of magnitude. By first growing a low-temperature seed layer and then epitaxially growing the

收稿日期: 2025-10-09

作者简介: 张添(1999-), 男, 河北衡水人, 硕士, 主要从事红外光电材料方面的研究。

E-mail: 18971656649@139.com

ZnTe, the crystal orientation shift can be effectively reduced, resulting in even lower roughness.

Key words: ZnTe; composite substrate; Si-based HgCdTe; molecular beam epitaxy

0 引言

碲镉汞(HgCdTe)材料是一种具有直接带隙的 $(\text{HgTe})_{1-x}(\text{CdTe})_x$ 二元化合物材料。通过改变组分 x , 其禁带宽度对应的光子波长可以在整个红外波段改变, 因此它在红外探测器的制备中具有不可替代的地位。硅(Si)作为一种工艺成熟、成本低廉以及后续与读出电路兼容性良好的半导体材料, 成为外延 HgCdTe 薄膜的主要衬底选择。然而, Si 与 HgCdTe 之间有非常大的晶格失配(19.3%)。这种高失配度会导致严重的位错生成, 使得 HgCdTe 薄膜的位错密度(Etch Pit Density, EPD)大于 10^8 cm^{-2} 。这远超长波红外探测器的容忍极限(长波器件要求位错密度小于 10^6 cm^{-2})^[1-3]。

因此, 为了降低晶格失配对外延薄膜质量的影响, 引入缓冲层成为必要手段。其中, 复合衬底作为一种主流的缓冲层方案, 其结构主要由两层组成: 第一层为碲化锌(ZnTe)薄膜, 第二层为碲化镉(CdTe)薄膜。尽管复合衬底与 Si 仍存在较大的晶格失配, 但是 CdTe 与 HgCdTe 之间近乎完美的晶格匹配度以及阶梯式的结构设计, 能够有效缓解 Si 与 HgCdTe 之间晶格失配过大的问题。ZnTe 的晶格常数介于 Si 与 CdTe 之间, 因此能够将一个大的晶格失配转化为两个小的晶格失配, 大大降低了位错密度。ZnTe 的晶格常数约为 6.103 \AA , 与 Si(5.431 \AA)的失配率为 12.3%, 但与第二层 CdTe 的失配率降至 6.2%。ZnTe 作为缓冲层, 除了缓解较大晶格失配, 还能起到抑制位错增殖、优化衬底表面形貌和缓解热失配应力的作用^[4-7]: (1) ZnTe 能够作为位错阻挡层吸收 Si 界面产生的失配位错, 阻止位错的传播与增殖。这是因为 ZnTe 与 Si 的键合强度高于 CdTe-Si 界面, 而且其闪锌矿结构与 CdTe/HgCdTe 完全兼容。(2) 在 Si(211)衬底上,

ZnTe 外延缓冲层会绕 $[0-11]$ 轴向 $[111]$ 倾斜, 自发补偿部分晶格失配, 抑制三维岛状生长和孪晶缺陷。(3) ZnTe 的热膨胀系数(约 $8.0 \times 10^{-6} / \text{K}$)高于 Si($2.6 \times 10^{-6} / \text{K}$)与 CdTe($5.0 \times 10^{-6} / \text{K}$), 但是可以通过 $\text{ZnTe} \rightarrow \text{Cd}_x\text{Zn}_{1-x}\text{Te} \rightarrow \text{CdTe}$ 梯度缓冲层形成热应力的梯度过渡, 减少循环退火过程中微裂纹的产生。

在国内, 中国科学院上海技术物理研究所^[4]对 ZnTe 缓冲层的外延温度进行了研究。他们发现, 第一步低温成核中, 随着温度的降低, 材料表面迁移速率受到限制, 易出现多晶现象。通过高温退火, 多晶现象得到了一定程度的抑制。而过高的外延温度则会使材料加快原子表面的运动速度, 表面趋于能量低的平衡态, 出现孪晶的概率明显增加。美国雷神公司^[8]的研究人员则直接外延生长了 $6 \mu\text{m}$ 厚的 ZnTe 缓冲层, 并探究了缓冲层 Zn 和 Te 氛围对材料粗糙度和半峰宽的影响。他们发现, 在略微富 Zn 的氛围下, 材料的粗糙度和半峰宽均有所改善。本文通过优化 ZnTe 薄膜外延时的工艺条件, 针对 ZnTe 外延质量提升进行了研究, 最终获得半峰宽为 107 arcsec 、位错密度为 $6.56 \times 10^6 \text{ cm}^{-2}$ 的硅基复合衬底。

1 实验

1.1 外延衬底清洗

将需要外延的硅片进行清洗, 使硅片能够满足分子束外延的需求。选用晶向为 $\langle 211 \rangle$ 的硅片, 分别使用 HF 溶液、 $\text{NH}_3 \cdot \text{H}_2\text{O}$ 溶液、HCl 溶液、过氧化氢以及去离子水清洗去除硅片表面氧化层和小颗粒。最后甩干表面水分, 确保硅片表面清洁。

1.2 复合衬底制备

1.2.1 ZnTe 缓冲层的外延

将清洗后的硅衬底转移至预处理腔中, 在真空环境下加热除气。然后将其转移至外延

腔，加热脱附表面钝化层。首先外延一层 As 钝化层。该钝化层可以改变硅衬底的极性以适配 HgCdTe 薄膜的生长。同时，该钝化层可以在 Si 表面形成一层保护键合层，有效缓解 Si 与 HgCdTe 之间的晶格失配。将衬底的温度窗口设定在 200~260 °C，外延时间设定为 7200 s 和 900 s，外延方式分为直接外延 ZnTe 缓冲层和先低温外延种子层再高温外延 ZnTe 缓冲层两种。外延后通过 RHEED 系统记录衍射条纹。

1.2.2 CdTe 缓冲层的外延

在 ZnTe 缓冲层上外延 CdTe 层。CdTe 束流源的温度控制在 500~510 °C，外延 5~9 μm 厚的 CdTe 衬底层，最终得到硅基复合衬底。材料外延后通过 RHEED 系统记录衍射条纹，使用 SEM 和白光干涉仪表征材料的位错密度和粗糙度，使用 X 射线衍射仪表征材料的晶向偏角和半峰宽。

2 结果与讨论

2.1 ZnTe 缓冲层的制备

当前外延 ZnTe 缓冲层有两种方法：(1)

通过 Zn 和 Te 两个束流源交替开启挡板生长的迁移增强外延 (Migration-Enhanced Extension, MEE) 法；(2) 直接使用 ZnTe 束流源的直接外延法。MEE 法通过交替供给 Zn 源和 Te 源，能够提高原子表面的迁移速率，实现高质量外延。此外，MEE 法可以在较低的温度下外延 ZnTe 缓冲层，能够减少热诱导缺陷的产生以及杂质的扩散。然而 MEE 法面临一个重要难题，即外延时需要交替开启两个源炉的挡板，生长过程复杂，导致速率太低，很难满足快速高质量外延碲镉汞材料的需求。直接外延 ZnTe 则可有效简化外延缓冲层的工艺流程，并且由于其本身 Zn 和 Te 的化学计量比为 1:1，进一步简化了生长时对 Zn 和 Te 束流的调控，实现高质量外延 ZnTe 目标。

对比传统的 MEE 法，本实验选择通过直接外延 ZnTe 来获得高质量的外延层。通过改变硅衬底的温度，可以获得更适合直接外延方式的工艺参数。图 1 为 ZnTe 束流为 8×10^{-7} Torr 时，硅衬底的温度分别为 200 °C、220 °C、240 °C 和 260 °C 时 ZnTe 缓冲层的 RHEED




图 1 不同衬底温度下 ZnTe 缓冲层的 RHEED 图像:(a) 200 °C;(b) 220 °C;(c) 240 °C;(d) 260 °C

图像。通过对比可以发现, 200 °C 和 220 °C 时, ZnTe 层的 RHEED 图像都呈细长条纹状。这表明硅衬底表面有高质量的单晶形成, 如图 1(a) 和图 1(b) 所示。随着衬底温度的升高, 可以看到 RHEED 图像明显变短, 衬底温度为 240 °C 时 RHEED 图像已变为短线, 如图 1(c) 所示。这可能是因为 Zn 原子与 Te 原子有不同的粘附性。在分子束外延中, Te 原子在衬底表面的粘附系数显著低于 Zn 原子, 过高的衬底温度可能会造成衬底表面形成极度富 Zn 状态。在该状态下, ZnTe 会以三维岛状的生长模式进行外延。这将导致 RHEED 图像由细长条纹向斑点状转变^[7]。这一点在衬底温度为 260 °C 的 RHEED 图像上得到了验证, 如图 1(d) 所示。RHEED 图像已经完全变为斑点状, 说明衬底表面的富 Zn 氛围得到进一步增强。这可能会导致 ZnTe 层形成位错线聚集区, 产生穿晶位错网络^[7]。后续可通过循环退火来缓解衬底温度不匹配造成的影响。

2.2 硅基复合衬底的制备

在确定衬底的外延温度为 200~220 °C 的基础上, 继续外延生长 CdTe 薄膜。为了探究 ZnTe 缓冲层对复合衬底的影响, CdTe 薄膜的外延工艺均保持一致, 厚度维持在 8.0 μm 左右, 后续的循环退火工艺参数维持不变。在外延 CdTe 薄膜时, 我们对材料外延的 RHEED 图像进行了监控。图 2(a) 和图 2(b) 分别是 ZnTe 层外延时间为 7200 s 和 900 s 时复合衬底的 RHEED 图像。从中可以看到, 复合衬底的 RHEED 图像都呈现为线条状, 表明成功外延出单晶材料。通过 SEM 离子束刻蚀后的图像, 可得外延 7200 s 时 ZnTe 薄膜的厚度为 654.7 nm, 而外延 900 s 时 ZnTe 薄膜与 Si 及 CdTe 并未出现明显的分层, 只看到复合衬底总厚度为 7.2 μm, 如图 2(c) 和图 2(d) 所示。

后续对两种厚度缓冲层的晶向偏角和位错密度进行测试, 发现较厚的 ZnTe 缓冲层外延 CdTe 后晶向偏角(2.28°)高于薄的 ZnTe 缓冲层(0.84°), 但是位错密度低于薄缓冲层。厚

ZnTe 层复合衬底的位错密度约为 $6.33 \times 10^6 \text{ cm}^{-2}$, 而薄 ZnTe 层复合衬底的位错密度约为 $7.01 \times 10^7 \text{ cm}^{-2}$, 如图 2(e) 和图 2(f) 所示。该现象产生的原因可能是厚 ZnTe 缓冲层能够充当位错阻挡层, 界面失配应力通过释放位错环来实现弛豫, 减少向表面传播的穿透位错^[9], 并且厚的 ZnTe 层内位错线运动距离增加, 反向位错相遇概率提高, 通过式(1)形成低能量位错环。

$$\frac{1}{2}a[111] + \frac{1}{2}a[\bar{1}\bar{1}\bar{1}] \rightarrow a[001] \quad (1)$$

此外, 厚的 ZnTe 缓冲层在退火时, Te 夹杂相通过 Ostwald 熟化^[9](一种小颗粒溶解后溶质再沉积至大颗粒表面, 导致体系平均粒径增大的现象)扩散至表面。与薄缓冲层相比, 它能够更好地消除夹杂相, 减少微裂纹形核点。缓冲层厚度的增加也会降低比表面积, 缓解 Zn/Te 粘附性差异导致的非化学计量缺陷。晶向偏角在厚缓冲层外延复合衬底的测试结果中要大于薄缓冲层。这是因为厚缓冲层会放大在大失配体系下的偏角诱导效应^[10-11]。Si 与 ZnTe 的晶格失配为 12.3%。在该失配率下, 外延薄膜会通过衬底偏角方式来降低界面能。偏角使界面位错排列有序化, 形成周期性阵列以减少位错纠缠, 而较厚的衬底则会进一步放大此效果。另外, 厚缓冲层会提供足够的应变弛豫空间, 使外延层更顺应偏角衬底的晶格趋势, 以达到抑制孪晶的效果^[12]。厚缓冲层还会在外延过程中形成线性应变梯度, 外延层通过增大偏角的方式来抵消应力。通过比较位错密度以及理论分析发现, 较厚的 ZnTe 缓冲层会获得更好的位错抑制效果。

在原有一步法的基础上, 首先在 Si 衬底上外延一层低温缓冲层, 升高衬底温度后再外延 ZnTe 层。这种分步式外延方式称为两步法。为了对比两步法对材料质量的影响, 在保证工艺一致性的前提下又使用两步法外延 ZnTe。初始衬底温度为 200 °C, 第二步衬底温度提升至 240 °C。使用两步法外延是因为 Si 与 ZnTe




图 2 (a)外延 7200 s 时的 RHEED 图像；(b)外延 900 s 时的 RHEED 图像；(c)外延 7200 s 时的 SEM 横截面图像；(d)外延 900 s 时的 SEM 横截面图像；(e)外延 7200 s 时的位错密度；(f)外延 900 s 时的位错密度

的热失配非常大(207%)，这可能引发材料在热应力作用下开裂，此时设计低温过渡层非常有必要。通过 X 射线衍射仪和 SEM 对用两步法外延得到的硅基复合衬底进行表征。可以发现，两步法得到的复合衬底在粗糙度、晶向偏角等指标上都有更好的表征结果，但是其位错密度与一步法基本持平。这需要后续对外延工艺的衬底温度作进一步优化。

具体测试结果如图 3 所示。图 3(a)为通过两步法外延 ZnTe 所制备的复合衬底层的 RHEED 图像。可以看出，复合衬底条纹仍为短线状，表明虽有单晶在衬底上外延，但是可能粗糙度依然较大。图 3(b)为材料的半峰宽

示意图。复合衬底的半峰宽为 160 arcsec，相较于一步法时，其半峰宽明显降低。通过白光干涉仪分别对一步法和两步法制备得到的复合衬底进行测试表征，发现两个基于一部法的复合衬底的 R_a 值均大于 10 nm。较厚的缓冲层可能会造成 R_a 值增大。两步法制备的复合衬底因为低温缓冲层的作用，使 R_a 值降至 8 nm 的水平。测试结果如图 3(c)所示。总体来看，这三个材料片的 R_a 水平都偏高，这与 RHEED 图像条纹发生一定偏移是对应的。RHEED 图像产生该现象，表明材料外延时台阶偏大，后续可以适当降低外延时的衬底温度，达到降低表面粗糙度的效果。两步法对于材料晶向偏角也




图 3 两步法外延复合衬底的测试结果: (a) RHEED 图像; (b) 半峰宽图像; (c) 表面粗糙度图像; (d) 位错密度图像

有较好的优化效果, 其晶向偏角降至 0.68° 。通过 X 射线衍射和 SEM 表征后, 半峰宽为 160 arcsec, 位错密度为 $7.06 \times 10^7 \text{ cm}^{-2}$, 如图 3(d) 所示。位错密度不降反升的现象可能是由于在早期低温成核阶段衬底表面扩散能力比较弱, 导致成核岛密度高但取向混乱。而且低温成核时形成的成核岛高度较大, 合并时会导致位错密度显著上升, 并且随着厚度增加向样品表面延伸。

3 结束语

本文通过设计改变 ZnTe 缓冲层的工艺参数和外延方式, 得到了更适应直接外延 ZnTe 缓冲层的工艺参数, 并制备出了硅基复合衬底。当样品架的热偶温度为 $200 \sim 220^\circ\text{C}$ 时, ZnTe 缓冲层能够以准二维层状生长的方式进行外延。随着衬底温度的升高, 生长方式逐渐向三维岛状生长转变。缓冲层的厚度对复合衬底的质量具有一定的影响。随着 ZnTe 缓冲层厚度的增加, 复合衬底的位错密度能够降低一

个数量级。这表明较厚的 ZnTe 缓冲层能够阻断位错的增殖。此外, 两步法外延的复合衬底质量相较于一步法外延得到了提升, 其晶向偏角和粗糙度都有不同程度的降低。后续还需要针对两步法外延 ZnTe 缓冲层进行工艺开发, 以达到预期的效果。综上所述, 通过调节外延的工艺流程和参数, 硅基复合衬底的外延性能得到了提升, 为后续制备硅基碲镉汞材料提供了参考。

参考文献

- [1] 王元樟, 陈路, 巫艳, 等. 在 Si(211) 衬底上分子束外延 CdTe 的晶格应变 [J]. *激光与红外*, 2005, **35**(11): 66–68.
- [2] 王丛, 刘铭, 王经纬, 等. MBE 外延 InSb 基 CdTe 工艺研究 [J]. *激光与红外*, 2017, **47**(4): 474–478.
- [3] Benson J D, Brill G, Chen Y. Dislocation Analysis in (112)B HgCdTe/CdTe/Si [J]. *Journal of Electronic Materials*, 2011, **40**(8): 1847–1853.

- [4] 王元樟, 庄芹芹, 黄海波, 等. ZnTe/Si(211)与 ZnTe/GaAs(211)异质结构的热应变研究 [J]. *红外与激光工程*, 2016, **45**(12): 1221003.
- [5] Yakushev M V, Varavin V S, Vasil V V. HgCdTe nanostructures on GaAs and Si substrate for IR and THz radiation detecting [C]. Moscow: 4th IV Nanotechnology International Forum, 2012.
- [6] 徐庆庆, 陈新强, 魏闫锋, 等. Si/CdTe 复合衬底 HgCdTe 液相外延材料的生长与性能分析 [J]. *半导体学报*, 2007, **28**(7): 1078–1082.
- [7] Desnica U V. Doping Limits in II-VI compounds—challenges problems and solutions [J]. *Crystal Growth and Charact*, 1998, **36**(4): 291–357.
- [8] Chen Y P, Simingalam S, Brill G. MBE-Grown ZnTe/Si, a low-cost composite substrate [J]. *Journal of Electronic Materials*, 2012, **41**(10): 2917–1924.
- [9] 傅祥良, 王伟强, 于梅芳, 等. 束源杂质引发的 MBE HgCdTe 表面缺陷 [J]. *激光与红外*, 2007, **37**(S1): 915–918.
- [10] Zhang Z L, Chartterjee A, Grein C. Molecular dynamics simulation of MBE growth of CdTe/ZnTe/Si [J]. *Journal of Electronic Materials*, 2011, **40**(2): 109–121.
- [11] Zhao J, Zhang Y P, Liu C, et al. Effect of a ZnTe buffer layer on structural quality and morphology of CdTe epilayer grown on (001) GaAs by molecular beam epitaxy [J]. *Vacuum*, 2012, **86**: 1062–1066.
- [12] Rujirawat S, Smith D J, Faurie J P. Microstructural and optical characterization of CdTe(211)B/ZnTe/Si(211) grown by molecular beam epitaxy [J]. *Journal of Electronic Materials*, 1998, **9**(27): 1047–1052.