

文章编号：1672-8785(2019)10-0026-06

GaAs 基通孔刻蚀的崩边形成机理研究

黄光伟 马跃辉 林伟铭 李立中 吴淑芳

陈智广 林豪 庄永淳 吴靖

(福联集成电路有限公司, 福建莆田 351111)

摘要：在砷化镓(GaAs)集成无源器件(Integrated Passive Device, IPD)的制作工艺中, 通孔刻蚀是一道重要环节。蚀刻孔边缘的GaAs会被蚀刻, 由此引发崩边并对器件性能及可靠性造成不利影响。本文中, 用于通孔蚀刻的GaAs厚度不小于 $200\text{ }\mu\text{m}$, 通孔边缘没有被蚀刻的痕迹, 以实现金属导线的平滑连接。采用光阻和金属来充当掩膜, 有效解决了单一光阻因厚度过高而变形或者厚度薄导致GaAs衬底被蚀刻的问题。通过优化工艺, 在光阻厚度为 $32\text{ }\mu\text{m}$ 、金属掩膜厚度为 $0.5\text{ }\mu\text{m}$ 、金属蚀刻时间为 60 s 以及感应耦合等离子体(Inductively Coupled Plasma, ICP)蚀刻 4000 s 的条件下, 得到了孔深为 $200\text{ }\mu\text{m}$ 且通孔边缘平整的形貌。分析了GaAs崩边形成的主要原因与机理, 并通过优化工艺解决了 $200\text{ }\mu\text{m}$ 通孔的崩边问题, 从而提高了器件性能及可靠性。

关键词：集成无源器件; 砷化镓; 深背部通孔; 崩边

中图分类号：TN389 **文献标志码：**A **DOI：**10.3969/j.issn.1672-8785.2019.10.005

Study on Formation Mechanism of Chipping in GaAs-based Via-hole Etching

HUANG Guang-wei, MA Yue-hui, LIN Wei-min, LI Li-zhong, WU Shu-fang,

CHEN Zhi-guang, LIN Hao, ZHUANG Yong-chun, WU Jing

(UniCompound Integrated Circuit Co., LTD., Putian 351111, China)

Abstract: In the fabrication process of GaAs integrated passive device (IPD), via-hole etching is an important link. GaAs at the edges of the etched holes is etched, which can cause chipping and adversely affect device performance and reliability. In this paper, the thickness of GaAs for via-hole etching is not less than $200\text{ }\mu\text{m}$, and the edges of the via-holes are not etched to achieve smooth connection of metal wires. The photoresist and metal are used as a mask to effectively solve the problem that the single photoresist is deformed due to excessive thickness or a thin thickness causes the GaAs substrate to be etched. By optimizing the process, under the conditions of a photoresist thickness of $32\text{ }\mu\text{m}$, a metal mask thickness of $0.5\text{ }\mu\text{m}$, a metal etching time of 60 s and an inductively coupled plasma (ICP) etching of 4000 s , the morphology of a hole depth of $200\text{ }\mu\text{m}$ and a flat via-hole edge are obtained. The main reason and mechanism of GaAs chipping are analyzed, and the chipping problem of $200\text{ }\mu\text{m}$ via-holes is solved by the optimized process, thereby improving the device performance and reliability.

收稿日期：2019-10-21

作者简介：黄光伟(1995-), 男, 福建莆田人, 学士, 主要从事半导体制程工艺开发。

E-mail: 15026735859@163.com

Key words: integrated passive device; GaAs; deep backside vias; chipping

0 引言

在完成正面的金属导线布置后,背面制程着重在于通孔蚀刻,其方法包括湿法蚀刻和干法蚀刻。前者利用化学溶液去除材质,属于等向性蚀刻,无法满足通孔的垂直度要求。本文采用 ICP 蚀刻。该方法属于非等向性蚀刻,即采用 Cl 基气体(BCl_3/Cl_2)进行 GaAs 刻蚀^[1-2]。当 GaAs 没有被上层掩膜材料覆盖时, GaAs 可以得到掩膜图形所对应的图形,且 ICP 蚀刻的离子密度高,在低离子能量下有高蚀刻速率;基于高离子流量,可以在低压下维持高蚀刻速率,便于得到 GaAs 垂直形貌^[3]。优异的通孔刻蚀形貌如下:孔边缘表面平整光滑,拐角处平滑弯曲,侧壁平整且垂直度近 90°,蚀刻深度符合要求,没有“长草”现象^[4],使后续金属连线厚度均匀,从而保证背面金属与正面金属完全连接。在工艺流片方面,由于掩膜没能完全抵挡 ICP 蚀刻^[5],蚀刻孔周边光阻较薄区域在 ICP 蚀刻后期被蚀刻,蚀刻崩边的 GaAs 掉落到孔内,导致在预定蚀刻时间内无法达到预定深度,进而影响正面金属与背面金属的互联;崩边区域形貌异常,呈柱状。以上不利因素会影响晶圆两面的金属互联,进而影响器件的通孔接触电阻和电感感值。

本文主要研究 GaAs 通孔刻蚀工艺中引起崩边的主要原因,分析导致崩边产生的原理,然后通过优化掩膜部分厚度和采用金属掩膜去除方法,使深度达到需求的同时避免产生崩边,为实现稳定、可量产的通孔打下基础。

1 实验过程

本文采用光阻(Photoresist, PR)一次涂布一次显影,然后进行 ICP 蚀刻,并选取最佳的掩膜光阻层厚度;采用金属作为掩膜,搭配最佳掩膜光阻厚度进行 ICP 蚀刻。

实验采用英国 SPTS 公司生产的 ICP 仪

器进行 GaAs 通孔刻蚀。在完成晶圆正面工艺后,对背面进行研磨减薄。减薄后,其厚度在 200 μm 左右^[6]。将金属和光刻胶作为掩模,采用光刻法得到通孔图形,并利用湿蚀刻对金属蚀刻出通孔图形。ICP 刻蚀后,镜检观察,去除光阻,接着进行聚焦离子束(Focused Ion Beam, FIB)、扫描电子显微镜(Scanning Electron Microscope, SEM)以及光学显微镜(Optical Microscope, OM)观察分析。

2 结果讨论与分析

2.1 崩边机理分析

GaAs 通孔蚀刻的崩边现象主要受掩膜层的影响;光阻涂布 32 μm ,光阻显影后的情况如图 1 所示。可以看出,在长边有类似把手突出的形貌。通过 FIB 分析得到以下结果:短边 FIB 视图见图 2,长边视图见图 3;光阻显影后,在光刻所形成孔洞的长边两侧会有把手现象,而且在 FIB 视图中发现把手现象处的光阻较斜,导致该区域在垂直方向上的光阻较薄;其他位置上光阻形成的轮廓较为垂直,此时蚀刻 200 μm 通孔,在同样的蚀刻条件下,把手现象处的光阻在蚀刻后期。该处的 GaAs 会被蚀刻,导致崩边,如图 4 所示。

2.2 光阻掩膜厚度实验

采用厚光阻作为掩膜,分 3 组实验。涂布光阻厚度分别为 $30 \pm 2 \mu\text{m}$ 、 $32 \pm 2 \mu\text{m}$ 和 $34 \pm 2 \mu\text{m}$ (见表 1)。

在光刻出通孔图形后,采用 ICP 蚀刻 4000 s。图 5、图 6 和图 7 分别为组别 1、组别 2 和组别 3 的蚀刻表面结果。

光阻厚度实验均在 ICP 蚀刻 4000 s 的条件下进行。当光阻厚度为 30 μm 时,出现明显崩边。由于光阻厚度不够抵挡, GaAs 被蚀刻,导致崩边。当光阻厚度为 34 μm 时,蚀刻后洞口形貌变形。光刻胶的厚度越大,高温烘烤后




图1 OM下的显影视图




图2 FIB短边视图

光刻胶的变形情况越严重。如图7所示,由于光阻厚度较大,在高温条件下,光阻易流淌,使应力趋于最小,光阻变形、垂直度变差^[7],导致ICP蚀刻形貌异常。

在组别2,光阻厚度为 $32\mu\text{m}$,此时也存在明显的崩边现象。与组别1相比,崩边面积较小,有明显改善;与组别3相比,崩边面积也较小,并且没有出现因光阻变形导致的蚀刻异常现象。因此,我们选用组别2中的掩膜光阻厚度($32\pm2\mu\text{m}$)。





图3 FIB长边视图




图4 ICP 4000 s时的崩边现象

表1 光阻厚度实验

组别	光阻厚度/ μm
1	30 ± 2
2	32 ± 2
3	34 ± 2

图5 PR $30\pm2\mu\text{m}$ 时的蚀刻表面图6 PR $32\pm2\mu\text{m}$ 时的蚀刻表面

图 7 PR $34 \pm 2 \mu\text{m}$ 时的蚀刻表面

2.3 金属+光阻掩膜厚度实验

$32 \pm 2 \mu\text{m}$ 光阻无法完全抵挡 ICP 蚀刻 4000 s 的强度, 故实验采用金属+光阻来充当掩膜^[8]。其中, 光阻厚度不变, 仍为 $32 \pm 2 \mu\text{m}$ 。为了研究金属厚度对崩边的影响, 开展了金属厚度掩膜实验(见表 2)。

表 2 金属厚度掩膜实验

组别	光阻厚度/ μm	金属厚度/ \AA
1	32 ± 2	1400 ± 200
2	32 ± 2	3000 ± 200
3	32 ± 2	5000 ± 200

以上三组实验条件下, 在金属蚀刻的水溶液中进行蚀刻作业。实验结果如下:

对于组别 1, 在湿蚀刻 60 s 的条件下, 金属厚度薄, 发生严重侧蚀, 部分孔与孔之间的金属被完全蚀刻, 形成贯通。光阻下金属被掏空, 使部分光阻塌落、变形, 导致晶圆表面不平整。故无法采用厚度为 1400\AA 的金属作为掩膜。

如图 8 所示, 组别 2 中的掩膜金属厚度为 3000\AA , 光阻厚度为 $32 \pm 2 \mu\text{m}$ 。在光刻出蚀刻通孔后, 金属蚀刻 60 s, 定义出待蚀刻通孔。ICP 4000 s 后, 在 OM 下观察到的形貌中存在崩边现象。对晶圆进行了 FIB 分析(结果见图 9)。由于光阻显影形貌, 崩边左右两侧距离之间存在较大差异。表 3 列出了崩边距离的数据统计情况。可以看出, 金属厚度不足以抵挡 ICP 后程蚀刻, 左侧崩边发生在距孔边 $3.2 \mu\text{m}$ 处, 右侧距离 $2.5 \mu\text{m}$; 该现象与光阻显影的顶部轮廓相关。

从图 9 中可以看出, 崩边处的开始是 ICP 先将光阻蚀刻减薄, 在光阻薄至一定程度时,



图 8 金属掩膜(3000\AA)图 9 ICP 4000 s 时的 FIB 视图(金属 3000\AA)

表 3 崩边距离数据表

	崩边距离孔边距离/ μm	均值/ μm
左	3.21	3.61
右	2.45	2.62
	3	2.52

因金属侧蚀悬空的光阻塌落, ICP 提前蚀刻裸露的金属, 将金属蚀刻穿后接着蚀刻 GaAs, 导致 GaAs 崩边。图 10 为崩边机理的示意图。在蚀刻后期, 前端悬空光阻出现塌落, 导致金属层提前裸露, 此时光阻没有完全起到掩膜的作用。

组别 3 中, 掩膜金属厚度为 5000\AA , 光阻厚度为 $32 \pm 2 \mu\text{m}$ 。在光刻出蚀刻通孔后, 对



图 10 崩边机理的示意图

金属蚀刻时间进行分组(60 s 和 120 s)。在 ICP 蚀刻 4000 s 的条件下进行分析。

图 11 为金属蚀刻 120 s 时的 FIB 视图。可以看出,崩边现象严重。由于金属厚度较大,在金属蚀刻时,侧边与溶液接触面积较大,引发较大侧蚀量。在 ICP 蚀刻后期,金属被侧蚀部分的 GaAs 裸露,没能起到金属掩膜的作用,引起蚀刻崩边。对图 11 中的区域 1 和区域 2 进行了 FIB 分析(结果见图 12)。其中,左边的崩边现象比右边严重。对于崩边位置,左边大概位于 $3.5 \mu\text{m}$ 处,右边大概位于 $2.6 \mu\text{m}$ 处,与上述现象一致。





图 11 金属蚀刻 120 s 时的 FIB 视图(5000 \AA @4000 s)

图 12 区域 1 视图(左)和区域 2 视图(右)

在金属蚀刻 60 s 的条件下,未见孔洞崩边。FIB 分析结果如图 13 所示。在图 13(I) 和 图 13(II) 中,晶圆表面平整,孔洞边缘未见崩边。经 FIB 切割分析,在图 13(III) 中,孔洞内

侧壁未见 GaAs 块状缺陷,因金属侧蚀裸露的 GaAs 部分未被 ICP 蚀刻。在金属蚀刻的侧蚀量中,左边大于右边,符合上述崩边机理的分析。在图 13(IV) 中,可见金属被蚀刻的痕迹,说明用 5000 \AA 金属加 $32 \mu\text{m}$ 光阻充当的掩膜可达到阻挡 ICP 蚀刻到 GaAs 的作用,从而有效避免蚀刻崩边的发生。图 14 为蚀刻深度为 $200 \mu\text{m}$ 时的 SEM 图。

图 13 金属蚀刻 60 s 时的 FIB 视图(5000 \AA @4000 s)图 14 蚀刻深度为 $200 \mu\text{m}$ 时的 SEM 图

实验结果表明, 若掩膜层金属过薄, 在利用湿法蚀刻出通孔区域时, 由于掩膜金属较薄以及受侧蚀的影响, 晶圆表面异常; 当掩膜层金属过厚时, 为避免纵向有金属残留, 较长时间的蚀刻会引发严重侧蚀, 使得通孔周边 GaAs 裸露区域过大, 在蚀刻后期金属掩膜没有起到相应作用, 从而导致崩边。综上所述, 我们选择掩膜层金属厚度为 5000 Å, 掩膜层光阻厚度为 32 μm。在掩膜金属湿蚀刻 60 s、ICP 蚀刻 4000 s 的条件下, 得到了形貌垂直、深度达到 200 μm 的 GaAs 通孔。

3 结束语

通过分析 GaAs 通孔刻蚀的崩边形成机理, 研究了光阻厚度在显影后的掩膜形貌对通孔形貌的影响, 并在不同的光阻厚度条件下制作通孔, 获得了符合需求的光阻厚度。研究了金属厚度与侧蚀的关系, 并选取了满足需求的金属厚度和蚀刻时间。

实验结果表明, 在其他条件不变的前提下, 增加光阻厚度与显影后的光阻垂直度之间呈负相关; 在金属蚀刻时间一定的前提下, 随着金属厚度的增加, 侧蚀蚀刻率先减小再增大。通过优化参数, 选取光阻厚度为 32 ± 2 μm, 金属厚度为 5000 ± 200 Å, 金属湿蚀刻 60 s, ICP 4000 s。结果表明, 崩边现象得到了明显改善。该实验为今后制作尺寸更小、深度更大的通孔提供了研究方向。

参考文献

[1] Rawal D S, Agarwal V R, Sharma H S, et al.

Study of Inductively Coupled Cl₂/BCl₃ Plasma Process for High Etch Rate Selective Etching of Via-holes in GaAs [J]. *Vacuum*, 2010, **85**(3): 452–457.

- [2] Volatier M, Duchesne D, Morrandotti R, et al. Extremely High Aspect Ratio GaAs and GaAs/AlGaAs Nanowaveguides Fabricated Using Chlorine ICP Etching with N₂-promoted Passivation [J]. *Nanotechnology*, 2010, **21**(13): 134014–134021.
- [3] 罗跃川, 韩尚君, 王雪敏, 等. GaAs/AlGaAs 多层膜刻蚀的陡直度 [J]. 信息与电子工程, 2011, **9**(3): 2–4.
- [4] 周佳辉, 常虎东, 张旭芳. ICP 干法刻蚀 GaAs 背孔工艺研究 [J]. 真空科学与技术学报, 2015, **35**(3): 3–4.
- [5] 范惠泽, 刘凯, 黄永清. Cl₂/Ar/O₂ 环境下使用光刻胶掩膜的感应耦合等离子体(ICP)刻蚀 GaAs 的研究 [J]. 真空科学与技术学报, 2017, **37**(3): 2–4.
- [6] Zoschke K, Wolf M, Topper M, et al. Fabrication of Application Specific Integrated Passive Devices Using Wafer Level Packaging Technologies [J]. *IEEE Transactions on Advanced Packaging*, 2007, **30**(3): 359–368.
- [7] 孙丽媛, 高志远, 张露, 等. GaAs 材料 ICP 刻蚀中光刻胶厚度及刻蚀条件对侧壁倾斜度的影响 [J]. 功能材料与器件学报, 2012, **18**(4): 4–8.
- [8] 顾炯, 盛文伟. 利用反应离子刻蚀实现 GaAs 晶片通孔工艺 [J]. 固体电子学研究与进展, 1994, **14**(2): 2–4.